MIPI I3C Master Controller IP

产品描述

The MIPI I3C interface is an evolutionary standard that improves upon the features of I2C, while maintaining backward compatibility. This standard offers a flexible multi-drop interface between the host processor and peripheral sensors to support the growing usage of sensors in embedded systems.


主要特性与优势

  • Compliant with MIPI I3C Specification V1.0
  • Compliant with MIPI I3C HCI Specification V1.0
  • Supports up to 12.5 MHz operation using Push-Pull
  • Open-Drain and Push-pull type transactions (as required)
  • Supports legacy I2C devices
  • Dynamic Addressing while supporting Static Addressing for Legacy I2C devices
  • Legacy I2C Messaging
  • I2C-like Single Data Rate Messaging (SDR)
  • Optional High Data Rate Messaging Modes (HDR)
  • Support for Multi-master (transferring the ownership of the bus to a Secondary Master if Present)
  • Reception of In-band Interrupt Support from the I3C Slave devices
  • Reception of Hot-Join from newly added I3C Slave devices
  • Synchronous Timing Support and Asynchronous Time Stamping.
  • APB/AHB Target Interface for Configuring/Controlling the IP with Interrupt output
  • Small 16-byte (Configurable) FIFO for transferring data between Master and the Slave devices
  • Independent Clocks for AHB and the I3C Interface

器件实现矩阵

面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。

系列 器件 速度等级 工具版本 硬件验证? LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-UP-MPSoC Family XCZU17EG -2 Vivado 2020.1 7706 4622 0 0 0 0 12

IP 质量指标

综合信息

数据创建日期 Dec 09, 2020
当前 IP 修订号 1.1
当前修订日期已发布 Oct 04, 2018
第一版发布日期 Nov 28, 2017

Xilinx 客户的生产使用情况

Xilinx 客户成功生产项目的数量 5
可否提供参考? Y

交付内容

可供购买的 IP 格式 Source Code
源代码格式 Verilog
是否包含高级模型? N
模型格式 Other
提供集成测试台 Y
集成测试台格式 Verilog
是否提供代码覆盖率报告? Y
是否提供功能覆盖率报告? N
是否提供 UCF? XDC
商业评估板是否可用? Y
评估板所用的 FPGA Kintex-7
是否提供软件驱动程序? Y
驱动程序的操作系统支持 Y

实现方案

代码是否针对 Xilinx 进行优化? N
定制 FPGA 优化技术 None
所支持的综合软件工具及版本 Vivado Synthesis / 2018.2
是否执行静态时序分析? N
AXI 接口 AXI4-Lite
是否包含 IP-XACT 元数据? Y

验证

是否有可用的文档验证计划? Executable and documented plan
测试方法 Both
断言 N
收集的覆盖指标 Code
是否执行时序验证? N
可用的时序验证报告 Y
所支持的仿真器 Cadence NC-Sim / 15.2

硬件验证

在 FPGA 上进行验证 Y
所使用的硬件验证平台 KC705
已通过的行业标准合规测试 N
是否提供测试结果? N