产品描述
The SHA3-B219 is a crypto IP Core for hardware offloading of Hash algorithms. The engine implements the Secure Hash Algorithm 3 (SHA-3) family according to FIPS-202 standard. It includes fixed-length (SHA3-224, SHA3-256, SHA3-384, SHA3-512) and extendable-output functions (SHAKE128, SHAKE256). It also supports the KMAC (KECCAK Message Authentication Code) operation according to NIST 800-185. SHA3-B219 implements the KECCAK sponge construction, including the insertion of the domain separation suffix, message padding, and data permutation functions. With the context switching functionality, the internal state of the KECCAK engine can be saved and restored as needed to process other data.
主要特性与优势
- AMBA AXI Interfaces
- Portable to any FPGA or ASIC
- FIPS 202 Compliant
- Extendable-Output Functions (SHAKE128, SHAKE256)
- Cryptographic Hashing (SHA3-224, SHA3-256, SHA3-384, SHA3-512)
特色技术文档
器件实现矩阵
面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。
| 系列 | 器件 | 速度等级 | 工具版本 | 硬件验证？ | 片 | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| VIRTEX-UP Family | XCVU5P | -2 | Vivado ML 2021.1 | 1006 | 5178 | 1 | 0 | 0 | 0 | 450 | |
| Kintex-UP Family | XCKU5P | -1 | Vivado 2018.2 | 954 | 5228 | 1 | 0 | 0 | 0 | 405 | |
| Zynq-UP-MPSoC Family | XCZU2CG | -1 | Vivado 2018.2 | Y | 934 | 5232 | 1 | 0 | 0 | 0 | 385 |
| Spartan-7 Family | XC7S50 | -2 | Vivado 2018.2 | 1560 | 5194 | 1 | 0 | 0 | 0 | 195 | |
| VERSAL_AI_CORE Family | XCVC1802 | -1 | Vivado ML 2021.1 | 1041 | 4968 | 1 | 0 | 0 | 0 | 465 | |
| Artix-UP Family | XCAU20P | -2 | Vivado ML 2021.2 | 1010 | 5179 | 1 | 0 | 0 | 0 | 485 | |
| KINTEX-7 Family | XC7K70T | -1 | Vivado 2018.2 | 1546 | 5195 | 1 | 0 | 0 | 0 | 215 | |
| ARTIX-7 Family | XC7A50T | -2 | Vivado 2018.2 | 1560 | 5194 | 1 | 0 | 0 | 0 | 195 | |
| VIRTEX-7X Family | XC7VX550T | -2 | Vivado ML 2021.1 | 1610 | 5239 | 1 | 0 | 0 | 0 | 270 | |
| Zynq-7000 Family | XC7Z030 | -1 | Vivado 2018.2 | 1543 | 5194 | 1 | 0 | 0 | 0 | 215 | |
| Zynq-7000 Family | XC7Z020 | -1 | Vivado 2018.2 | Y | 1548 | 5195 | 1 | 0 | 0 | 0 | 155 |
| VIRTEX-U Family | XCVU080 | -2 | Vivado ML 2021.1 | 987 | 5176 | 1 | 0 | 0 | 0 | 380 | |
| KINTEX-U Family | XCKU035 | -1 | Vivado 2018.2 | 931 | 5228 | 1 | 0 | 0 | 0 | 285 |
IP 质量指标
综合信息
| 数据创建日期 | Mar 26, 2024 |
| 当前 IP 修订号 | 2.1.294 |
| 当前修订日期已发布 | Mar 16, 2023 |
| 第一版发布日期 | Mar 16, 2022 |
Xilinx 客户的生产使用情况
| Xilinx 客户成功生产项目的数量 | 1 |
| 可否提供参考？ | Y |
交付内容
| 可供购买的 IP 格式 | Netlist |
| 是否包含高级模型？ | N |
| 提供集成测试台 | N |
| 是否提供代码覆盖率报告？ | N |
| 是否提供功能覆盖率报告？ | Y |
| 是否提供 UCF？ | XDC |
| 商业评估板是否可用？ | N |
| 评估板所用的 FPGA | N/A |
| 是否提供软件驱动程序？ | Y |
| 驱动程序的操作系统支持 | Linux, Baremetal |
实现方案
| 代码是否针对 Xilinx 进行优化？ | Y |
| 标准 FPGA 优化技术 | UltraFast Design Methodology |
| 定制 FPGA 优化技术 | None |
| 所支持的综合软件工具及版本 | Vivado Synthesis |
| 是否执行静态时序分析？ | Y |
| AXI 接口 | AXI4-Lite, AXI4-Stream |
| 是否包含 IP-XACT 元数据？ | Y |
验证
| 是否有可用的文档验证计划？ | Executable and documented plan |
| 测试方法 | None |
| 断言 | N |
| 收集的覆盖指标 | None |
| 是否执行时序验证？ | Y |
| 可用的时序验证报告 | Y |
| 所支持的仿真器 | Other |
硬件验证
| 在 FPGA 上进行验证 | Y |
| 所使用的硬件验证平台 | Zedboard |
| 已通过的行业标准合规测试 | N |
| 是否提供测试结果？ | N |