Dense Stereo Matching IP

产品描述

Satisfy both of high accuracy and small footprint

  • High accuracy( minimum average error rate is 0.8%)
  • Small footprint supporting low-cost FPGA: AMD Ultrascale+ MPSoC 2CG/3CG/6CG、Zynq7000 series
  • High resolution support - up to 4K
  • High performance - up to 158fps


主要特性与优势

  • Pre-Processing - Left-right image alignment / Stereo Rectification
  • SGM core : Semi-Global Matching algorithm such as Parallel Unit(PU), Buffer compression, Sub-pixel interpolation and Uniqueness check
  • Post-processing - Disparity image denoising such as Consistency check, Texture filter, Gap interpolation and Median filter
  • Interface : AMBA AXI4 support
  • Input data: 8-bit grayscale image , max resolution 3840x2160
  • Output data: 8-bit/12-bit disparity map (max disparity 256 pixel with 1/16 subpixel) or 16-bit depth map

器件实现矩阵

面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。

系列 器件 速度等级 工具版本 硬件验证? LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-UP-MPSoC Family XCZU3CG -1 Vivado 2020.2 Y 68835 62350 130 16 0 0 200
Zynq-UP-MPSoC Family XCZU6CG -1 Vivado 2020.2 Y 66784 62565 262 16 0 0 200

IP 质量指标

综合信息

数据创建日期 Jun 24, 2023
当前 IP 修订号 1.0
当前修订日期已发布 Apr 28, 2022
第一版发布日期 Apr 28, 2022

Xilinx 客户的生产使用情况

Xilinx 客户成功生产项目的数量 0
可否提供参考? N

交付内容

可供购买的 IP 格式 Source Code
源代码格式 Verilog
是否包含高级模型? N
提供集成测试台 N
是否提供代码覆盖率报告? N
是否提供功能覆盖率报告? N
是否提供 UCF? N
商业评估板是否可用? Y
评估板所用的 FPGA Zynq UltraScale+ MPSoC
是否提供软件驱动程序? Y
驱动程序的操作系统支持 Linux OS

实现方案

代码是否针对 Xilinx 进行优化? N
定制 FPGA 优化技术 None
所支持的综合软件工具及版本 Vivado Synthesis
是否执行静态时序分析? N
AXI 接口 AXI4
是否包含 IP-XACT 元数据? N

验证

是否有可用的文档验证计划? No
测试方法 Both
断言 N
收集的覆盖指标 None
是否执行时序验证? N
可用的时序验证报告 N
所支持的仿真器 Synopsys VCS

硬件验证

在 FPGA 上进行验证 Y
所使用的硬件验证平台 KV260
已通过的行业标准合规测试 N
是否提供测试结果? N