100M/1G UDP/IP Stack
- 产品编号: 100M/1G UDP/IP Stack
- 供应商: Missing Link Electronics, Inc.
- Partner Tier: Premier
产品描述
UDP/IP Full Accelerator for 100M/1G UDP/IP connections. Including UDP, IP, MAC Layer. 8-bit wide full duplex data width, pipelined all-RTL implementation for ultra low Latency.
主要特性与优势
- Round trip time of RTTmin ≥ 2.25 µs
- UDP R/W latency of TUR(W) ≥ 0.75 µs
- TCP R/W latency of TTR(W) ≥ 1.4 µs
- Full line rate of TPRmax = 9.5896 Gbps
- Point-to-point or LAN capable
- Network Interface Card functionality with Bypass (optional)
- Parameterizable for 8-bit (1GigE) or 128-bit (10GigE, 40GigE) data width
- Highly modular UDP/IP stack implementation in synthesizable HDL
特色技术文档
器件实现矩阵
面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。
| 系列 | 器件 | 速度等级 | 工具版本 | 硬件验证？ | 片 | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| Zynq-UP-MPSoC Family | XCZU9EG | -1 | Vivado ML 2023.1 | 8865 | 41534 | 80 | 8 | 0 | 0 | 156 |
IP 质量指标
综合信息
| 数据创建日期 | Dec 05, 2023 |
| 当前 IP 修订号 | 2.7.1 |
| 当前修订日期已发布 | Oct 16, 2023 |
| 第一版发布日期 | Mar 11, 2015 |
Xilinx 客户的生产使用情况
| Xilinx 客户成功生产项目的数量 | 5 |
| 可否提供参考？ | Y |
交付内容
| 可供购买的 IP 格式 | Bitstream, Netlist |
| 源代码格式 | Verilog |
| 是否包含高级模型？ | N |
| 提供集成测试台 | N |
| 是否提供代码覆盖率报告？ | N |
| 是否提供功能覆盖率报告？ | N |
| 是否提供 UCF？ | XDC |
| 商业评估板是否可用？ | Y |
| 评估板所用的 FPGA | Zynq UltraScale+ MPSoC |
| 是否提供软件驱动程序？ | Y |
| 驱动程序的操作系统支持 | PetaLinux |
实现方案
| 代码是否针对 Xilinx 进行优化？ | Y |
| 标准 FPGA 优化技术 | Instantiation, UltraFast Design Methodology, Other Optimization Techniques |
| 定制 FPGA 优化技术 | None |
| 所支持的综合软件工具及版本 | Vivado Synthesis |
| 是否执行静态时序分析？ | Y |
| AXI 接口 | AXI4, AXI4-Stream, AXI4-Lite |
| 是否包含 IP-XACT 元数据？ | N |
验证
| 是否有可用的文档验证计划？ | Yes, document only plan |
| 测试方法 | Both |
| 断言 | N |
| 收集的覆盖指标 | Functional |
| 是否执行时序验证？ | Y |
| 可用的时序验证报告 | Y |
| 所支持的仿真器 | Mentor Questa; Xilinx lSim |
硬件验证
| 在 FPGA 上进行验证 | Y |
| 所使用的硬件验证平台 | ZCU102 |
| 已通过的行业标准合规测试 | N |
| 是否提供测试结果？ | N |