2. IP 核
  3. Low-Latency 10G Ethernet MAC

Low-Latency 10G Ethernet MAC

要求信息

产品描述

The 10G Ethernet MAC IP Core from Fraunhofer Heinrich Hertz Institute is a low latency Ethernet Media Access Controller (MAC) according to IEEE802.3 -2008 specification. The IP Core was specifically designed to have the lowest possible latency, and to be as resource efficient as possible at the same time.

主要特性与优势

  • Platform independent core
  • Low Latency, 19.2ns at 64-Bit at 156.25MHz
  • AXI4-Stream protocol support on client transmit and receive interface
  • Low resource usage
  • Deficit Idle Count mechanism to ensure full data rate
  • Padding of short frames (<64 byte)
  • Support for VLAN tagged frames
  • Promiscuous mode support
  • Generation and checking of CRC-32 at full line rate
  • Optional user defined maximum frame length up to 64 kb or complete disabling of frame length check
  • Customization through configuration vector to trade resources for functionality

特色技术文档

器件实现矩阵

面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。

系列 器件 速度等级 工具版本 硬件验证？ 片 LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-UP-MPSoC Family XCZU9EG -1 Vivado ML 2022.1 Y 398 1940 912 0 0 0 156

IP 质量指标

综合信息

数据创建日期 Feb 16, 2023
当前 IP 修订号 2022.1
当前修订日期已发布 Aug 10, 2022
第一版发布日期 May 22, 2014

Xilinx 客户的生产使用情况

Xilinx 客户成功生产项目的数量 5
可否提供参考？ Y

交付内容

可供购买的 IP 格式 Netlist, Source Code, Bitstream
源代码格式 VHDL
是否包含高级模型？ N
提供集成测试台 N
集成测试台格式 Verilog
是否提供代码覆盖率报告？ N
是否提供功能覆盖率报告？ N
是否提供 UCF？ N
商业评估板是否可用？ Y
评估板所用的 FPGA Zynq-7000
是否提供软件驱动程序？ N

实现方案

代码是否针对 Xilinx 进行优化？ N
标准 FPGA 优化技术 UltraFast Design Methodology
定制 FPGA 优化技术 None
所支持的综合软件工具及版本 Other / Vivado 2016.3
是否执行静态时序分析？ N
AXI 接口 AXI4-Stream
是否包含 IP-XACT 元数据？ N

验证

是否有可用的文档验证计划？ Yes, document only plan
测试方法 Constrained random testing
断言 N
收集的覆盖指标 Functional
是否执行时序验证？ Y
可用的时序验证报告 Y
所支持的仿真器 Xilinx lSim; Mentor Questa

硬件验证

在 FPGA 上进行验证 Y
所使用的硬件验证平台 ZC706
已通过的行业标准合规测试 N
是否提供测试结果？ N