产品描述
The CoaXPress IP Core from KAYA Instruments provides a Multi-link high performance solution for rate demanding video applications. The IP core offers support for newest and industry leading Artix 7, Artix UltraScale+, Kintex 7, Kintex UltraScale, Kintex UltraScale+, Virtex 7, Virtex UltraScale, Virtex UltraScale+, Zynq 7000, Zynq UltraScale+ and Versal FPGAs by AMD.
主要特性与优势
- CXP-12 support of up to 12.5Gbps high speed link and 41Mbps low speed link
- Embedded CRC-32 generate/check for streaming data packets
- Multiple CoaXPress links suited for applications demanding high throughput
- Build in FPGA SerDes , no need for additional design effort
- Multiple link rates support
- Multiple video stream support
- Compliant with JIIA CXP-001-2013 CoaXPress standard rev 1.0 / 1.1
- Compliant with JIIA CXP-001-2019 CoaXPress standard rev 2.0 / 2.1
器件实现矩阵
面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。
| 系列 | 器件 | 速度等级 | 工具版本 | 硬件验证？ | 片 | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| VIRTEX-UP Family | XCVU9P | -2 | Vivado ML 2022.2 | Y | 0 | 18000 | 55 | 0 | 0 | 4 | 250 |
| Zynq-UP-MPSoC Family | XCZU9EG | -2 | Vivado ML 2022.2 | Y | 0 | 18000 | 55 | 0 | 0 | 4 | 250 |
| Kintex-UP Family | XCKU5P | -2 | Vivado ML 2022.2 | Y | 0 | 18000 | 55 | 0 | 0 | 4 | 250 |
| Zynq-UP-RFSoC Family | XCZU28DR | -2 | Vivado ML 2022.2 | Y | 0 | 18000 | 55 | 0 | 0 | 4 | 250 |
| VIRTEX-7X Family | XC7VX690T | -2 | Vivado 2019.1 | Y | 0 | 20000 | 56 | 0 | 0 | 4 | 250 |
| VIRTEX-7X Family | XC7VX485T | -2 | Vivado 2019.1 | Y | 0 | 20000 | 56 | 0 | 0 | 4 | 250 |
| KINTEX-7 Family | XC7K325T | -2 | Vivado 2019.1 | Y | 0 | 20000 | 56 | 0 | 0 | 4 | 230 |
| ARTIX-7 Family | XC7A200T | -2 | Vivado 2019.1 | Y | 0 | 20000 | 56 | 0 | 0 | 4 | 180 |
| Zynq-7000 Family | XC7Z045 | -2 | Vivado 2019.1 | Y | 0 | 20000 | 56 | 0 | 0 | 4 | 230 |
| KINTEX-U Family | XCKU040 | -2 | Vivado 2019.1 | Y | 0 | 18000 | 55 | 0 | 0 | 4 | 250 |
IP 质量指标
综合信息
| 数据创建日期 | Apr 15, 2024 |
| 当前 IP 修订号 | 7.0.4 |
| 当前修订日期已发布 | Mar 07, 2023 |
| 第一版发布日期 | Nov 15, 2015 |
Xilinx 客户的生产使用情况
| Xilinx 客户成功生产项目的数量 | 50 |
| 可否提供参考？ | Y |
交付内容
| 可供购买的 IP 格式 | Bitstream, Netlist, Source Code |
| 源代码格式 | Verilog |
| 是否包含高级模型？ | N |
| 提供集成测试台 | N |
| 是否提供代码覆盖率报告？ | N |
| 是否提供功能覆盖率报告？ | N |
| 是否提供 UCF？ | XDC |
| 商业评估板是否可用？ | N |
| 评估板所用的 FPGA | N/A |
| 是否提供软件驱动程序？ | N |
实现方案
| 代码是否针对 Xilinx 进行优化？ | N |
| 定制 FPGA 优化技术 | None |
| 所支持的综合软件工具及版本 | Vivado Synthesis / 2017.4 |
| 是否执行静态时序分析？ | Y |
| AXI 接口 | AXI4-Lite, AXI4-Stream |
| 是否包含 IP-XACT 元数据？ | Y |
验证
| 是否有可用的文档验证计划？ | Executable and documented plan |
| 测试方法 | Both |
| 断言 | N |
| 收集的覆盖指标 | Functional |
| 是否执行时序验证？ | Y |
| 可用的时序验证报告 | N |
| 所支持的仿真器 | Mentor ModelSIM |
硬件验证
| 在 FPGA 上进行验证 | Y |
| 所使用的硬件验证平台 | Evaluation boards |
| 已通过的行业标准合规测试 | N |
| 是否提供测试结果？ | N |