产品描述
AXI PCIe® Gen 3 Subsystem 核提供了 AXI4 接口与 Gen 3 PCI Express (PCIe) 芯片硬核之间的接口。AXI4 PCIe 子系统可提供 AXI4 架构和 PCIe 网络之间完整的桥接功能。子系统由 PCIe 核、GT 接口和 AXI4 接口构成。桥电路在 FPGA 架构中实现，PCIe 核和 GT 是 FPGA 中的硬核元素。
AXI4 PCIe 核提供事务处理等级转换功能，可将 AXI4 命令转换为 PCIe TLP 数据包，将PCIe 请求转换为 AXI4 命令。
主要特性与优势
- AXI Bridge for PCIe Gen3 支持 UltraScale 架构和 Virtex™ 7 XT
- AXI 桥接器模式下 PCI Express 的 DMA／桥接器子系统支持 UltraScale+ Integrated Blocks for PCI Express
- 多达 256 字节的最大有效载荷大小 (MPS)
- 多重向量消息信号中断 (MSI)
- 对 PCIe 空间的存储器映射 AXI4 访问
- AXI 桥接器模式下 PCIe 的 DMA／桥接器子系统支持高达 1024 字节的最大有效载荷量 (MPS)
- 支持 MSI-X 中断
- 支持原有中断
- 最佳 AXI4 流水线可提高性能
- 对存储器映射 AXI4 空间的 PCIe 访问
- 跟踪和管理 TLP 完成处理
资源利用
技术支持
主要资料
Default
Default
标题
文件类型
日期