SPI-4 Phase 2 接口解决方案

  • 状态: Discontinued
  • 产品编号:
    • EF-DI-POSL4MC-SITE
简介

产品描述

Xilinx SPI-4 相位 2 内核提供了完全兼容的 Packet-Over-SONET/SDH(POS)解决方案,其可以快速地集成到网络系统中。

使用用户可配置选项,Xilinx SPI-4.2 内核不仅可提供最高的灵活性,同时还能与业界领先的 ASSP 互操作,最大限度提高数据传输带宽。Xilinx SPI-4.2 内核完全符合 OIF 的系统数据包接口等级 4 (SPI-4) Phase 2 标准以及 SATURN® 开发组 POS-PHY 等级 4 (PL4) 接口规范。


主要特性与优势

  • 在支持 1.2 Gbps 引脚对总带宽的 SPI-4.2 接口上支持达 700 MHz 的 DDR
  • 使用 ChipSync™ 技术支持静态及动态相位对齐
  • 带宽优化的源内核可实现最佳总线吞吐量,不需要额外的 FPGA 资源
  • 使用 DCM、PMCD、全局及区域时钟资源的高灵活时钟选项
  • SelectIO™ 技术支持灵活的引脚分配
  • 可配置 64 位或 128 位用户接口,均支持全面的带宽功能
  • 支持达 16K 的未分段突发量
  • 可选择的连续 DPA 窗口监控
  • 可选择的高级 DPA 诊断
  • 多内核支持:可在单个器件中实现 4 个以上的内核
  • 可通过 Xilinx CORE Generator™ 系统独立配置宿端内核和源端内核,实现轻松定制
  • 可使用完全可配置的 SPI-4.2 历法接口支持 1 到 256 个可寻址通道

此 IP 核已停用生效日期:2017 年 11 月 6 号


技术支持

技术文档

特色技术文档

Filter Results
Default Default 标题 文件类型 日期