Serial RapidIO LogiCORE IP

LogiCORE™ IP 串行 RapidIO v5.6 — 支持 SRIO Gen 1.3（针对 2 代 -5G 线路速率进行了扩展）
如需了解 Serial RapidIO Gen 2 Xilinx LogiCORE IP，请点击此处。

LogiCORE IP Serial RapidIO 端点解决方案，符合 RapidIO Gen 1.3 规范要求，支持 Gen 2 -5G 线速，其包含一个高度灵活且优化的串行 RapidIO 物理层核和一个逻辑 (I/O) 与传输层内核。设计此内核的目的是为了确保时序的可预测性，从而可大幅降低工程设计时间的投入，并将资源主要应用于用户特定的应用逻辑中。

RapidIO 逻辑 (I/O) 及传输层内核和 RapidIO 物理层内核，提供完整的串行 RapidIO 协议栈。此外，高度优化的可配置缓冲区设计随这些内核提供，可实现串行 RapidIO 端点。虽然模块化 IP 设计方法可提供简化定制的灵活性，但工具链可为在 FPGA 上生成串行端点实现自动化，能够通过可配置的简单易用图形用户界面使用这些构建块 IP 核。