Serial RapidIO LogiCORE IP

概述

产品描述

LogiCORE™ IP 串行 RapidIO v5.6 — 支持 SRIO Gen 1.3(针对 2 代 -5G 线路速率进行了扩展)
如需了解 Serial RapidIO Gen 2 Xilinx LogiCORE IP,请点击此处

LogiCORE IP Serial RapidIO 端点解决方案,符合 RapidIO Gen 1.3 规范要求,支持 Gen 2 -5G 线速,其包含一个高度灵活且优化的串行 RapidIO 物理层核和一个逻辑 (I/O) 与传输层内核。设计此内核的目的是为了确保时序的可预测性,从而可大幅降低工程设计时间的投入,并将资源主要应用于用户特定的应用逻辑中。

RapidIO 逻辑 (I/O) 及传输层内核和 RapidIO 物理层内核,提供完整的串行 RapidIO 协议栈。此外,高度优化的可配置缓冲区设计随这些内核提供,可实现串行 RapidIO 端点。虽然模块化 IP 设计方法可提供简化定制的灵活性,但工具链可为在 FPGA 上生成串行端点实现自动化,能够通过可配置的简单易用图形用户界面使用这些构建块 IP 核。


主要功能与优势

  • 1x 及 4x 串行 PHY — 支持 Virtex-6 LXT/SXT/HXT、Spartan-6 LXT、Virtex-5 LXT/SXT/FXT 和 Virtex-4 FX FPGA
  • 1x & 4x 串行 PHY - 支持 1.25、2.5、3.125、5.0 Gpbs 线速
  • 1x 及 4x 串行 PHY — 64 位内部数据路径
  • 支持数据包重试、stomp、传输错误恢复、基于节流阀的流量控制和 CRC
  • 为所有外发的数据包提供 8/16 位器件 ID、可编程源 ID 支持
  • 提供门铃及消息支持
  • 支持基于优先级的重新发送抑制
  • 提供独立的、可配置 TX 和 RX 缓冲深度

资源利用率


技术支持

技术文档

主要资料

Default Default 标题 文件类型 日期