Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        Altera SDC 转换至 Xilinx XDC

        学习如何将 Altera SDC 约束转换至 Xilinx XDC 约束，以及哪些约束需要更改或修改，以使 Altera 约束能在 Vivado设计软件中工作。

        Related Videos

        如何处理 UltraFAST 设计方法中的时序收敛

        UltraFAST设计方法培训将帮助您时序收敛阶段实现“Sign-off” 质量XDC约束。 另外，还帮助您显著提高时序收敛实现效率，无论该设计有多么复杂。

        【中文配音】 设计约束概述

        观看视频，了解和学习有关 XDC 约束，包括时序，以及物理约束相关知识。

        赛灵思嵌入式软件工具 2021.2 中的新增功能

        了解嵌入式软件（如 Linux、Xen Hypervisor 和免费实时操作系统）与构建工具（如 Yocto 和 PetaLinux）在 2021.2 发布周期中的新增特性。 该视频将详细介绍在该发布周期中所有的新增功能与修改内容。

        2018.3 最新内容 - 嵌入式软件与工具

        此演示重点介绍了 2018.3 嵌入式软件工具和基础架构的新功能和更新。涵盖的主题包括 PetaLinux 增强功能，Linux 和 U-Boot 更新以及 MicroBlaze 更新

        Model Composer 2018.3 的最新内容

        了解 Xilinx Model Composer 2018.3 版本中的关键新功能，这是一个利用 Vivado 高层次综合技术的 MathWorksSimulink® 高层次抽象附加工具箱。涵盖的内容包括控制设计吞吐量，在模拟过程中调试导入的 C / C ++ 函数，访问板上示例等！