Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        设计收敛：功耗约束，精确报告功耗估算的最佳实践

        了解如何准确估算从概念到完成的设计功耗，应用适当的功耗约束，并最大限度降低整个过程中的功耗。  NI 还将讨论 Vivado 在时序收敛工具方面的最新更新如何助力完成最严苛的设计。

        Related Videos

        使用 Vivado 进行功耗估计和分析

        了解 Vivado 如何帮助您估计设计中的功耗，并研究获得精确评估的最佳方法。

        检查功耗约束

        了解如何在 Versal™ACAP 设计中增加功耗和环境约束，以及如何利用 Vivado® Design Suite 的功耗和时序分析功能。

        使用 Xilinx Power Estimator

        面向 SoC 和 FPGA 设计的功耗和冷却规范必须在产品设计周期的早期进行确定，甚至经常需要在可编程 SoC 或 FPGA 中的逻辑设计之前进行确定。

        使用 Vivado 进行功耗优化

        使用 Vivado 进行功耗优化了解在 FPGA 中影响功耗的因素，以及 Vivado 如何为您的设计最小化功耗并着重一些高级控制和最佳方法用于最有效地利用 Vivado 功耗优化。

        RF 数据转换器功率估算

        本视频说明了如何使用 Xilinx 功耗估算器工具预测 Zynq®UltraScale +™RFSoC 的 RF 数据转换器 IP 的功耗。