Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        如何使用 Vivado MIG 设计面向 UltraScale 架构的存储接口和控制器

        了解如何运行存储接口生成器 (MIG) GUI 来生成 RTL 和约束文件 ——通过使用流量生成器创建范例设计、运行综合和实现工具以及查看概要报告（使用率、功耗等）。

        Related Videos

        如何优化 UltraScale 架构 Block RAM，实现低功耗和高性能

        了解全新 block RAM cascade 功能，如何使用该功能、以及如何利用其功耗和性能优势。

        UltraScale architecture for the industry’s best utilization

        The UltraScale architecture, along with the Vivado Design Suite, introduce many innovations over traditional FPGA architectures that increase performance and reduce power consumption.

        UltraScale Devices Integrated 100G Ethernet IP Demo

        See a demonstration of the integrated 100G Ethernet MAC and CAUI-4 IP available on UltraScale devices. This IP offers savings of up to 80K LUTs and 90% power over a soft implementation and simplifies your design process and time to market.

        利用 UltraScale 类似 ASIC 的时钟架构，实现设计性能和低功耗 (英文版)

        了解全新 UltraScale 类似 ASIC 的时钟架构：如何使用、有哪些优势，以及如何从已有设计轻松移植。还将了解如何使用时钟向导配置时钟网络。

        UltraScale 收发器功耗降低功能

        UltraScale 收发器功耗降低功能