Verilog 模块和端口

通过正确声明端口和构建层次结构来创建基本的 Verilog 模块描述。