Verilog 模块和端口

通过正确声明端口和构建层次结构来创建基本的 Verilog 模块描述。

Related Videos

Versal LP/DDR4 2D Eye Scan

使用 Vivado 2021.1 或更高版本实现的所有 Versal 集成内存控制器接口都支持 2D 眼图扫描功能。2D Eye Scan 可用于检查每个字节通道的健康状况，并允许图形比较以快速识别布局和开发板相关问题。 此功能无需更改设计，并自动包含在所有集成的 LP/DDR4 接口中。

PCI Express 可现场升级的 Tandem

本视频主要介绍 PCI Express 解决方案的创建过程，使用 AXI Bridge for PCI Express Gen3 Subsystem时，该解决方案可使用支持现场升级流程的 Tandem。 该流程的 Tandem 部分允许 PCIe 模块在 100ms 内可见，现场升级意味着设计可通过 PCIe 链路下载，无需重新启动设计，也无需让 PCIe 链路处于工作状态。

Xilinx 嵌入式视觉开发者专区介绍 (中文字幕)

Xilinx 近日推出了面向软件、硬件及系统开发人员的嵌入式视觉开发者专区，通过“一站式平台” 帮助他们加速生产力并打造 All Programmable 的差异化嵌入式视觉应用。该专区汇集了各种实用资源，可充分满足软硬件及系统开发人员的需求。它的核心是庞大而丰富的工程设计资源，包括软件开发优化库、硬件开发人员视觉 IP、项目，以及赛灵思及其联盟计划成员和社区开发人员所提供的各种教程。

嵌入式软件与工具 2019.1 的最新信息

了解 2019.1 版的新功能和内容变更，以及 Xilinx 嵌入式软件堆栈和工具链。

赛灵思嵌入式软件工具 2021.2 中的新增功能

了解嵌入式软件（如 Linux、Xen Hypervisor 和免费实时操作系统）与构建工具（如 Yocto 和 PetaLinux）在 2021.2 发布周期中的新增特性。 该视频将详细介绍在该发布周期中所有的新增功能与修改内容。