Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        Vivado HLS 深入技术介绍

        Vivado HLS 助您降低总系统功耗和 BOM 成本，并增加系统性能、提升设计生产力 。展示如何使用C、 C++、或 SystemC 创建更有效的规范。

        Related Videos

        在 System Generator 中使用 HLS C、C++、System-C 模块 (英文版)

        了解如何将您的 Vivado HLS 设计作为 IP 块集成到 System Generator for DSP 中。了解如何将 Vivado HLS 设计保存为 IP 块，以及如何将此 IP 核轻松集成到 System Generator for DSP 的设计中。

        Vivado 高层次综合入门

        该视频介绍了如何用 GUI 界面创建 Vivado HLS 项目，编译和执行 C、C++ 或 SystemC 算法，将 C 设计综合到 RTL 实现，审核报告并了解输出文件。

        使用 Vivado HLS Tcl 接口

        了解如何使用 Tcl 命令语言在批处理模式中运行 Vivado HLS 以及如何提高设计生产力。本视频演示了如何基于现有的 Vivado HLS 设计轻松地创建新的 Tcl 批处理脚本。

        生成 System Generator For DSP 中使用的 Vivado HLS 块

        了解如何生成在 System Generator For DSP 中使用的Vivado HLS IP 块。

        使用面向 Zynq UltraScale+ RFSoC 的 System Generator for DSP

        了解 Vivado System Generator for DSP 2018.3 版本中的全新超级采样率模块集，提供与 MATLAB® 和 Simulink® 集成的设计流程，以加速 Zynq UltraScale + RFSoC 器件上高速 DSP 应用的设计和实现。