Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        Vivado HLS 进行浮点设计

        了解如何将浮点 C 代码轻松地转换为 RTL。本视频介绍了 Vivado HLS 为浮点设计提供的支持，其中包括可为综合内容提供的运算和数学函数。

        Related Videos

        在 System Generator 中使用 HLS C、C++、System-C 模块 (英文版)

        了解如何将您的 Vivado HLS 设计作为 IP 块集成到 System Generator for DSP 中。了解如何将 Vivado HLS 设计保存为 IP 块，以及如何将此 IP 核轻松集成到 System Generator for DSP 的设计中。

        在 Vivado 设计套件项目流程中使用 Tcl 命令

        基本 Vivado IDE Tcl 脚本的内容概述

        在 VIVADO 中使用 OPENCV 和 HLS (中文配音)

        观看视频，了解 OpenCV 库和其在一些典型应用中的使用，以及 Zynq-7000 SoC 的优点和如何实现 OpenCV 设计。同时您还能学习到如何在设计流程中使用 HLS 和视频库文件。本教程将通过一个设计实例向您讲解以上内容。

        生成在 Xilinx Platform Studio 中使用的 Vivado HLS Pcore

        了解如何用 Vivado HLS 生成用于 Xilinx Platform Studio 的 pcore IP 块。 视频介绍了您在导出 RTL 特性时所需了解的全部内容，包括器件和许可证支持、其他可用的导出格式以及如何在 Vivado HLS 内部启动 RTL 综合用以评估 Vivado HLS 设计。视频最后总结了如何将 Vivado HLS IP 作为 pcore 导入 Xilinx Platform Studio。

        Vivado HLS 深入技术介绍

        Vivado HLS 助您降低总系统功耗和 BOM 成本，并增加系统性能、提升设计生产力 。展示如何使用C、 C++、或 SystemC 创建更有效的规范。