Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        在 Vivado 设计套件项目流程中使用 Tcl 命令

        基本 Vivado IDE Tcl 脚本的内容概述

        Related Videos

        在 System Generator 中使用 HLS C、C++、System-C 模块 (英文版)

        了解如何将您的 Vivado HLS 设计作为 IP 块集成到 System Generator for DSP 中。了解如何将 Vivado HLS 设计保存为 IP 块，以及如何将此 IP 核轻松集成到 System Generator for DSP 的设计中。

        使用 Vivado 的高级综合

        了解如何在您的设计中识别时序瓶颈。 在综合层分析设计是快速提升性能的有效方法。

        Vivado HLS 进行浮点设计

        了解如何将浮点 C 代码轻松地转换为 RTL。本视频介绍了 Vivado HLS 为浮点设计提供的支持，其中包括可为综合内容提供的运算和数学函数。

        在 Vivado 中运行设计规则检查 (DRC)

        了解 DRC 的定义、使用方法建议、以及如何在 Vivado 中有效使用设计规则检查，以识别和解决关键错误和警告。

        综合设计

        了解综合流程以及此过程流程适合在整个 RTL 到比特流流程的哪个阶段运行。介绍如何设置综合，如何管理源文件、综合与项目选项，如何运行综合，以及如何检查结果。