产品描述
Virtex®-7 FPGA VC707 评估套件是一款功能齐全、高度灵活的高速串行基础平台，采用Virtex-7 XC7VX485T-2FFG1761C ；该平台包含硬件、设计工具、IP核的基本元件，以及需要高性能、串行连接功能及高级存储接口的系统设计的预验证参考设计。随套件提供预验证参考设计和行业标准 FPGA 夹层连接器（FMC），能够利用子卡实现升级和定制。
主要性能和优势
- 使用 Virtex-7 VX485T FPGA ，实现面向高带宽、高性能应用的 40Gb/s 连接功能平台
- 硬件、设计工具、 IP、以及预验证参考设计
- 支持包含 MicroBlaze、soft 32bit RISC 的嵌入式处理
- 实现 PCIe Gen2x8、 SFP+ 和 SMA 对、 UART、 IIC 的串行连接
- 拥有 1GB DDR3 SODIM 存储（达 800MHz / 1600Mbps） 的的高级存储接口
- 使用 10-100-1000 Mbps Ethernet (GMII、 RGMII 和 SGMII) 的开发网络应用
- 扩展 I/O，包含 FPGA Mezzanine Card (FMC) 接口
特色 Xilinx 器件
符合 ROHS 规范的套件，包含 XC7VX485T-2FFG1761 FPGA
| 逻辑单元 | 485,760 |
|---|---|
| DSP Slice | 2,800 |
| 内存 (Kb) | 37,080 |
| GTX 12.5 GB/s 收发器 | 56 |
| I/O 引脚 | 700 |
电路板特性
包含 VC707 评估板
时钟技术
- 支持 200MHz 差分输出的固定频率振荡器可用作 FPGA 的“系统”时钟
- 默认输出频率为 156.250 MHz 的可编程振荡器适用于以太网应用，而且振荡器可针对大量终端应用进行编程
- 差分 SMA 时钟输入
- 差分 SMA GTX 参考时钟输入
- 用于支持 CPRI/OBSAI 应用的抖动衰减时钟，该应用可从用户提供的 SFP/SFP+ 模型执行时钟恢复
配置
- 板上 JTAG 配置电路通过 USB 实现配置
- JTAG 头与 Xilinx 下载电缆一起使用，如平台电缆 USB II
- 提供 PCIe® 配置的 128MB (1024Mb) Linear BPI FLASH
- 16MB (128Mb) 四重 SPI 闪存
扩展连接器
- FMC1 – HPC (8 XCVR、 160 个单端或 80 个差分 (34 LA 对、 24 HA 对、 22 HB 对) 用户定义引脚)
- FMC2 – HPC (8 XCVR、 116 个单端或 58 个差分 (34 LA 对、 24 HA 对、 对) 用户定义引脚)
- Vadj 支持 1.8V
- IIC
通信与网络
- Gigabit Ethernet GMII、 RGMII 及 SGMII
- SFP 收发器连接器
- 带有 4 个 SMA 连接器的 GTX 端口（TX 和 RX）
- UART 至 USB 的桥接器
- PCI Express x8 gen2 边缘连接器（针对 Gen3 布局）
存储器
- 1GB DDR3 SODIMM 800MHz / 1600Mbps
- 提供 PCIe 配置的 128MB (1024Mb) Linear BPI FLASH
- SD 卡槽
- 8Kb IIC EEPROM
控制 & I/O
- 5个按钮
- 8X DIP 开关
- 回转式编码器开关 (3 I/O)
- AMS FAN Header (2 I/O)
检错 & 模拟输入
- 8 个 GPIO 插头，9 个引脚可移动 LCD
- 模拟混合信号 (AMS) 端口
功耗
- 12V 插墙式适配器或 ATX
- 电压电流测量能力
显示
- HDMI 视频输出
- 2x16 LCD 显示器
- 8X LED
特色 Xilinx 器件
符合 ROHS 规范的套件，包含 XC7VX485T-2FFG1761 FPGA
| 逻辑单元 | 485,760 |
|---|---|
| DSP Slice | 2,800 |
| 内存 (Kb) | 37,080 |
| GTX 12.5 GB/s 收发器 | 56 |
| I/O 引脚 | 700 |
内含物件
VC707 评估板
包含 Virtex-7 XC7VX485T-2FFG1761C FPGA
整套 Vivado® Design Suite: Design Edition
Virtex-7 XC7VX485T FPGA 节点锁定 & 器件锁定，包含 1 年更新及技术支持
Micro USB 电缆
Mini USB 线缆
功耗适配器
电源线
标题
日期
设计工具
| 名称 | 描述 | 许可证类型 |
|---|---|---|
| Vivado Design Suite Design Edition | Xilinx Vivado® Design Suite 是一款以 IP 核及系统为中心的设计环境，这一全新构建的环境具有革新意义，能够显著加速 FPGA 和 SoC 系列器件的设计效率。 | Virtex-7 XC7VX485T FPGA 节点锁定 & 器件锁定，包含 1 年更新及技术支持 |
IP 核
| 名称 | 描述 | 许可证类型 |
|---|---|---|
| 存储接口生成器 (MIG) | 存储器接口发生器 (MIG) 是一款用于为赛灵思 FPGA 生成存储器控制器和接口的免费软件工具。 | 免费 IP |
Default
Default
标题
日期