ECDH-ECDSA Public Key Crypto Core - Elliptic Curve Cryptography (ECC)
- 产品编号: PKEC-P521
- 供应商: BERTEN DSP S.L.
- Partner Tier: Select Certified
产品描述
The PKEC-P521 IP Core is a Key Exchange and Digital Signature Accelerator for hardware offloading of Elliptic Curve Cryptography (ECC) in FPGA, SoC, and ASIC technologies.
The core implements ECDH Key Agreement, ECDSA, and EC-KCDSA.
It supports ECC operations up to 1008 bits in prime fields, F(p). Any elliptic curve in Short-Weierstrass form can be configured, including NIST, Brainpool, SECG, Curve25519, Curve448, Montgomery, and Twisted-Edwards curves. The PKEC-P521 is compliant with NIST SP800-56A (Rev.3), FIPS 186-5, and ISO 14888-3:2018.
主要特性与优势
- AMBA AXI Interface
- Portable to any FPGA or ASIC
- Fault Injection Resistance
- SPA and DPA Countermeasures
- FIPS 186-5 & ISO 14888-3 Compliant
- NIST SP800-56A Compliant
- Curve25519, Curve448
- NIST, SECG, Brainpool Curves
- Prime Fields up to 1008 Bits
- ECDH, ECDSA, EC-KCDSA
特色技术文档
器件实现矩阵
面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。
| 系列 | 器件 | 速度等级 | 工具版本 | 硬件验证？ | 片 | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| VIRTEX-UP Family | XCVU5P | -2 | Vivado ML 2021.2 | 561 | 2808 | 4 | 0 | 0 | 0 | 475 | |
| Kintex-UP Family | XCKU5P | -1 | Vivado 2018.2 | 574 | 2800 | 4 | 0 | 0 | 0 | 425 | |
| Zynq-UP-MPSoC Family | XCZU2CG | -1 | Vivado 2018.2 | 593 | 2802 | 4 | 0 | 0 | 0 | 385 | |
| Spartan-7 Family | XC7S50 | -2 | Vivado 2018.2 | 953 | 2861 | 4 | 0 | 0 | 0 | 205 | |
| VERSAL_AI_CORE Family | XCVC1802 | -1 | Vivado ML 2021.2 | 618 | 2626 | 4 | 0 | 0 | 0 | 410 | |
| Artix-UP Family | XCAU20P | -2 | Vivado ML 2021.2 | 594 | 2802 | 4 | 0 | 0 | 0 | 460 | |
| KINTEX-7 Family | XC7K70T | -1 | Vivado 2018.2 | 984 | 2857 | 4 | 0 | 0 | 0 | 230 | |
| ARTIX-7 Family | XC7A50T | -2 | Vivado 2018.2 | 953 | 2861 | 4 | 0 | 0 | 0 | 210 | |
| VIRTEX-7X Family | XC7VX550T | -2 | Vivado ML 2021.2 | 967 | 2860 | 4 | 0 | 0 | 0 | 255 | |
| Zynq-7000 Family | XC7Z030 | -1 | Vivado 2018.2 | 996 | 2868 | 4 | 0 | 0 | 0 | 225 | |
| Zynq-7000 Family | XC7Z020 | -1 | Vivado 2018.2 | Y | 1017 | 2854 | 4 | 0 | 0 | 0 | 170 |
| VIRTEX-U Family | XCVU080 | -2 | Vivado ML 2021.2 | 586 | 2808 | 4 | 0 | 0 | 0 | 310 | |
| KINTEX-U Family | XCKU035 | -1 | Vivado ML 2021.2 | 583 | 2799 | 4 | 0 | 0 | 0 | 230 |
IP 质量指标
综合信息
| 数据创建日期 | Mar 26, 2024 |
| 当前 IP 修订号 | 1.11.259 |
| 当前修订日期已发布 | May 04, 2023 |
| 第一版发布日期 | Mar 16, 2022 |
Xilinx 客户的生产使用情况
| Xilinx 客户成功生产项目的数量 | 1 |
| 可否提供参考？ | Y |
交付内容
| 可供购买的 IP 格式 | Netlist |
| 是否包含高级模型？ | N |
| 提供集成测试台 | N |
| 是否提供代码覆盖率报告？ | N |
| 是否提供功能覆盖率报告？ | Y |
| 是否提供 UCF？ | XDC |
| 商业评估板是否可用？ | N |
| 评估板所用的 FPGA | N/A |
| 是否提供软件驱动程序？ | Y |
| 驱动程序的操作系统支持 | Linux, Baremetal |
实现方案
| 代码是否针对 Xilinx 进行优化？ | Y |
| 标准 FPGA 优化技术 | UltraFast Design Methodology |
| 定制 FPGA 优化技术 | None |
| 所支持的综合软件工具及版本 | Vivado Synthesis |
| 是否执行静态时序分析？ | Y |
| AXI 接口 | AXI4-Lite |
| 是否包含 IP-XACT 元数据？ | Y |
验证
| 是否有可用的文档验证计划？ | Executable and documented plan |
| 测试方法 | None |
| 断言 | N |
| 收集的覆盖指标 | None |
| 是否执行时序验证？ | Y |
| 可用的时序验证报告 | Y |
| 所支持的仿真器 | Other |
硬件验证
| 在 FPGA 上进行验证 | Y |
| 所使用的硬件验证平台 | Zedboard |
| 已通过的行业标准合规测试 | N |
| 是否提供测试结果？ | N |