The PKEC-P521 IP Core is a Key Exchange and Digital Signature Accelerator for hardware offloading of Elliptic Curve Cryptography (ECC) in FPGA, SoC, and ASIC technologies.
The core implements ECDH Key Agreement, ECDSA, and EC-KCDSA.
It supports ECC operations up to 1008 bits in prime fields, F(p). Any elliptic curve in Short-Weierstrass form can be configured, including NIST, Brainpool, SECG, Curve25519, Curve448, Montgomery, and Twisted-Edwards curves. The PKEC-P521 is compliant with NIST SP800-56A (Rev.3), FIPS 186-5, and ISO 14888-3:2018.
面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。
系列 | 器件 | 速度等级 | 工具版本 | 硬件验证? | 片 | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
---|---|---|---|---|---|---|---|---|---|---|---|
VIRTEX-UP Family | XCVU5P | -1 | Vivado ML 2021.1 | 572 | 2864 | 4 | 0 | 0 | 0 | 420 | |
Kintex-UP Family | XCKU11P | -1 | Vivado 2018.2 | 537 | 2858 | 4 | 0 | 0 | 0 | 420 | |
Zynq-UP-MPSoC Family | XCZU2CG | -1 | Vivado 2018.2 | 580 | 2876 | 4 | 0 | 0 | 0 | 420 | |
Spartan-7 Family | XC7S50 | -2 | Vivado 2018.2 | 978 | 2879 | 4 | 0 | 0 | 0 | 205 | |
VERSAL_AI_CORE Family | XCVC1802 | -1 | Vivado ML 2021.1 | 604 | 2572 | 4 | 0 | 0 | 0 | 420 | |
Artix-UP Family | XCAU20P | -2 | Vivado ML 2021.2 | 574 | 2898 | 4 | 0 | 0 | 0 | 475 | |
KINTEX-7 Family | XC7K70T | -2 | Vivado 2018.2 | 1009 | 2884 | 4 | 0 | 0 | 0 | 305 | |
ARTIX-7 Family | XC7A50T | -2 | Vivado 2018.2 | 978 | 2879 | 4 | 0 | 0 | 0 | 205 | |
VIRTEX-7X Family | XC7VX550T | -2 | Vivado ML 2021.1 | 986 | 2889 | 4 | 0 | 0 | 0 | 305 | |
Zynq-7000 Family | XC7Z030 | -2 | Vivado 2018.2 | 985 | 2874 | 4 | 0 | 0 | 0 | 305 | |
Zynq-7000 Family | XC7Z020 | -1 | Vivado 2018.2 | Y | 580 | 2876 | 4 | 0 | 0 | 0 | 170 |
KINTEX-U Family | XCKU040 | -2 | Vivado ML 2021.1 | 547 | 2829 | 4 | 0 | 0 | 0 | 350 | |
VIRTEX-U Family | XCVU080 | -2 | Vivado ML 2021.1 | 587 | 2856 | 4 | 0 | 0 | 0 | 350 |
数据创建日期 | Mar 12, 2024 |
当前 IP 修订号 | 1.0.210 |
当前修订日期已发布 | Mar 16, 2022 |
第一版发布日期 | Mar 16, 2022 |
Xilinx 客户成功生产项目的数量 | 1 |
可否提供参考? | Y |
可供购买的 IP 格式 | Netlist |
是否包含高级模型? | N |
提供集成测试台 | N |
是否提供代码覆盖率报告? | N |
是否提供功能覆盖率报告? | Y |
是否提供 UCF? | XDC |
商业评估板是否可用? | N |
评估板所用的 FPGA | N/A |
是否提供软件驱动程序? | Y |
驱动程序的操作系统支持 | Linux, Baremetal |
代码是否针对 Xilinx 进行优化? | Y |
标准 FPGA 优化技术 | UltraFast Design Methodology |
定制 FPGA 优化技术 | None |
所支持的综合软件工具及版本 | Vivado Synthesis |
是否执行静态时序分析? | Y |
AXI 接口 | AXI4-Lite |
是否包含 IP-XACT 元数据? | Y |
是否有可用的文档验证计划? | Executable and documented plan |
测试方法 | None |
断言 | N |
收集的覆盖指标 | None |
是否执行时序验证? | Y |
可用的时序验证报告 | Y |
所支持的仿真器 | Other |
在 FPGA 上进行验证 | Y |
所使用的硬件验证平台 | Zedboard |
已通过的行业标准合规测试 | N |
是否提供测试结果? | N |