面向卷积神经网络的 DPU

概述

下载 DPU TRD

对于量产 DPU,请联系您的 Xilinx 销售代表

产品描述

Xilinx® 深度学习处理器单元 (DPU) 是一个专门用于卷积神经网络的可编程引擎。该单元包含寄存器配置模块、数据控制器模块和卷积计算模块。为 DPU 提供了一个专用指令集,其可帮助 DPU 高效服务于许多卷积神经网络。在 DPU 中部署的卷积神经网络包括 VGG、ResNet、GoogLeNet、YOLO、SSD、MobileNet 以及 FPN 等。

可将 DPU IP 作为一个模块集成到所选 Zynq®-7000 SoC 和 Zynq UltraScale™+ MPSoC 器件的可编程逻辑 (PL) 中,这些器件与处理系统 (PS) 直接相连。要使用 DPU,您应该准备好指令,并在 DPU 可访问的特定内存地址中输入图像数据。DPU 工作还需要针对服务中断提供应用处理单元 (APU),以协调数据传输。


主要特性与优势

  • 一个用于访问配置及状态寄存器的从 AXI 接口
  • 一个用于存取指令的主接口
  • 支持可配置的 AXI 主接口,其可为数据访问提供 64 位或 128 位的位宽
  • 支持每个通道单独配置
  • 支持可选中断请求生成
  • DPU 功能亮点包括:
    • 可配置架构包括:
      B512, B800, B1024, B1152, B1600, B2304, B3136, 和 B4096
    • 多达 3 个可配置内核
    • 卷积和去卷积
    • 最大池化
    • ReLu 和 Leaky ReLu
    • 合并多个数组
    • 元素智能
    • 扩大
    • 重组
    • 完全连接层
    • 批处理正常化
    • 分解

技术支持

技术文档

主要资料

Default Default 标题 文件类型 日期