Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        UltraScale SelectIO CTLE Demo & Simulations

        Learn how the new continuous time linear equalizer (CTLE) in the UltraScale IO can help with the design of high speed interfaces such as DDR4 and SGMII. You will also learn how to setup CTLE simulations to optimize the receiver eye opening.

        Related Videos

        UltraScale FPGAs PCIe 性能演示 (英文版)

        查看 UltraScale FPGA 中的集成 PCIe Gen3 模块性能演示。 演示#1 展示了在 PCIe 链路上的最大数据吞吐量；演示#2 利用现成的 DMA 引擎和软件驱动器来展示典型的用例。

        面向 PCI Express 的 DMA

        本视频主要介绍创建一款 PCI Express 解决方案的过程，该解决方案使用 PCI Express IP 子系统的全新 2016.1 DMA。 本视频的第一部分回顾了 PCI Express 系统中 DMA 的基本功能。 下一步，将介绍 PCI Express 子系统特性的全新 DMA。 最后，创建使用该全新 DMA IP 的 IPI 设计，而且这一设计可部署在硬件中，通过 Linux 软件驱动程序和应用执行 PCIe 链路上的流量。

        UltraScale Integrated 100G Ethernet IP for 10x10G and 4x25G

        This video demonstrates how using an integrated Ethernet MAC can save power, integration time and logic utilization while delivering the highest possible flexibility.

        Xilinx 带您进入云计算的未来世界 【中文视频】

        赛灵思杰出工程师Ralph Witig 向您讲解了“云”是如何助力集中式计算，帮助数据中心满足规模，聚集以及效率需求。

        UltraScale architecture for the industry’s best utilization

        The UltraScale architecture, along with the Vivado Design Suite, introduce many innovations over traditional FPGA architectures that increase performance and reduce power consumption.