Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        在 Vivado 中运行设计规则检查 (DRC)

        了解 DRC 的定义、使用方法建议、以及如何在 Vivado 中有效使用设计规则检查，以识别和解决关键错误和警告。

        Related Videos

        面向 PCI Express 的 DMA

        本视频主要介绍创建一款 PCI Express 解决方案的过程，该解决方案使用 PCI Express IP 子系统的全新 2016.1 DMA。 本视频的第一部分回顾了 PCI Express 系统中 DMA 的基本功能。 下一步，将介绍 PCI Express 子系统特性的全新 DMA。 最后，创建使用该全新 DMA IP 的 IPI 设计，而且这一设计可部署在硬件中，通过 Linux 软件驱动程序和应用执行 PCIe 链路上的流量。

        UltraScale 架构收发器

        回顾 UltraScale 架构中的收发器增强特性。

        如何实现 MIPI D-PHY 解决方案

        本视频简要介绍了 MIPI 和 Xilinx MIPI 解决方案，以及如何寻找更多有关 Xilinx FPGA 所附 D-PHY MIPI 解决方案的信息。 本视频还提供了运行 IBIS 硬件仿真的实例，展示 Xilinx FPGA MIPI 的稳健性。

        面向 DCI 传输的 FlexE

        全球首款完整的 FlexE 1.0 解决方案，能够在 UltraScale + FPGA 上实现绑定、分级和通道化等特性。该解决方案演示了如何使用 FlexE 传输多个客户端，同时重点介绍了 FlexE 能够承载较大的数据管道并将其与传输链路相匹配，以便实现链路预算的最佳利用率。该解决方案允许网络运营商最大限度提高光学性能，并降低现有基础架构的运营成本。

        Xilinx 推出支持 PAM4 的 Virtex UltraScale+ FPGA (中文字幕)

        观看本视频了解赛灵思是如何将 58Gb/s PAM4 收发器集成到 16nm Virtex UltraScale+ FPGA 系列产品中的。这些业界领先的高端 FPGA 可为现有数据中心互连、5G 基础设施与网络、测试与测量，以及航空航天等应用提供双倍的带宽，并可将现有系统无缝迁移至下一代背板、光学器件和高性能互连系统中。