产品描述
Zynq® UltraScale+™ RFSoC ZCU111 评估套件有助于设计人员为无线、有线接入、预警 (EW)／雷达以及其它高性能 RF 应用快速启动 RF-Class 模拟设计. 该套件采用 Zynq Ultrascale+ RFSoC，支持 8x 4GSPS 12 位 ADC、8x 6.5GSPS 14 位 DAC 和 8 个软决定前向纠错 (SD-FEC)。 该套件配有 ARM Cortex A53 和 ARM Cortex-R5 子系统、UltraScale+ 可编程逻辑以及 Zynq UltraScale+ 器件中的最高信号处理带宽，可提供一个快速、全面的 RF 模数信号链原型设计平台。
主要性能和优势
- 支持 XCZU28DR-2FFVG1517E RFSoC 的 Zynq UltraScale+ RFSoC ZCU111 评估板
- DDR4 组件 — 4GB、64 位、2666 MT/s、连接至可编程逻辑 (PL)
- DDR4 SODIMM — 4GB、64 位、2400 MT/s、连接至处理器子系统 (PS)
- 联动 SFP28 模块支持多达 4 个 SFP/SFP+/zSFP+/SFP28 模块
- USB3、DisplayPort 和 SATA
- 用于 I/O 扩展的 FPGA 夹层卡 (FMC) 接口，包括 12 个 32.75 Gb/s GTY 收发器和 34 个用户定义差分 I/O 信号
- XM500 RFMC 换衡器插件卡支持 4 个 DAC／4 个 ADC 至换衡器 4 个 DAC／4 个 ADC 至 SMA
特色 Xilinx 器件
包含 Zync UltraScale+ XCZU28DR-2FFVG1517E RFSoC
| 系统逻辑单元 (K) | 930 |
|---|---|
| 内存 (Mb) | 60.5 |
| DSP Slice | 4,272 |
| 33G 收发器 | 16 |
| 最大 I/O 引脚 | 371 |
电路板特性
包含 Zync UltraScale+ XCZU28DR-2FFVG1517E RFSoC
配置
- 板上 JTAG 配置电路通过 USB 实现配置
- JTAG 头与 Xilinx 下载电缆一起使用，如平台电缆 USB 3/2
- 双路 Quad-SPI 闪存
- 可从 microSD 卡启动
存储器
- 速率为 2400 Mt/s 的 PS 4GB DDR4 64 位 SODIMM
- 速率为 2666 MT/s 的 PL 4GB DDR4 64 位组件（4 个 512 Mb x 16）
- 双 2Gb Quad SPI 闪存
- SD 卡槽
通信与网络
- RGMII 的 10、100 或 1000 Mb/s 通信
- 4x SFP28（SFP、SFP+、zSFP、zSFP+）模块
- UART 至 USB 的桥接器
- RJ45 以太网接插件
- SATA (1 x GTR)
显示
- VESA DisplayPort 1.2 数据源专用控制器在 1.62 Gb/s、2.70 Gb/s 或 5.40 Gb/s 下支持达两个通道的主链路数据
- 8x GPIO 用户 LED
扩展连接器
- FMC-HPC（部分填充） 连接器（12 个 GTY 收发器，68 个单端或 34 个差分（ 和 ）用户定义信号）
- 2x PMOD 数据头
- RFMC DAC/ADC 插件卡接口
时钟技术
- 可编程时钟
- 系统时钟、用户时钟、RF 数据转换器时钟
- SMA MGT 输入时钟
控制 & I/O
- 5X 方向按钮
- 8X DIP 开关
- PMBUS 及系统控制器
- USB2/3 (1 GTR)
功耗
- 12V 插墙式适配器或 ATX
特色 Xilinx 器件
包含 Zync UltraScale+ XCZU28DR-2FFVG1517E RFSoC
| 系统逻辑单元 (K) | 930 |
|---|---|
| 内存 (Mb) | 60.5 |
| DSP Slice | 4,272 |
| 33G 收发器 | 16 |
| 最大 I/O 引脚 | 371 |
内含物件
ZCU111 评估板
XM500 RFMC 换衡器插件卡
电源电线和适配器
6 x SMA 电缆
6 个滤波器
两个 2500 Mhz 低通、两个 1300 MHz 低通、两个 3000-4300 MHz 带通
访问一整套 Vivado® Design Suite: Design EditionSystem Edition
节点锁定及器件锁定至 XCZU28DR RFSoC
以太网电缆
USB Micro 电缆
SD 卡
Filter Results
标题
日期
设计工具
| 名称 | 说明 | 许可证类型 |
|---|---|---|
| Vivado Design Suite: System Edition | Xilinx Vivado® Design Suite 是一款以 IP 核及系统为中心的设计环境，这一全新构建的环境具有革新意义，能够显著加速全面可编程型器件的设计效率。 | 节点锁定及器件锁定至 XCZU28DR RFSoC，支持 1 年更新 |
| Xilinx SDK | 针对 Xilinx 平台提供全面的嵌入式软件开发及调试工具套件 | 免费 |
| PetaLinux 工具 | 请为 Xilinx 平台配置、构建和部署 Linux 操作系统 | 免费 |
IP 核
| 名称 | 说明 | 许可证类型 |
|---|---|---|
| 存储接口生成器 (MIG) | 存储器接口发生器 (MIG) 是一款用于为赛灵思 FPGA 生成存储器控制器和接口的免费软件工具。 | 免费 IP |
其他工具、IP 和资源
Filter Results
Default
Default
标题
日期
