Xilinx 现在是AMD 的一部分更新的隐私条款
  2. IP 核
  3. AMM Master Bridge

AMM Master Bridge

概述

将 Avalon Master 端点转换为 AXI，以实现无缝互连和集成

产品描述

Xilinx® LogiCORE™ AMM Master Bridge IP 核将 Avalon Master 端点转换为 AXI Master。该 IP 允许您使用参数设置匹配 Avalon Master 端点的属性，从而实现与 AXI 的无缝接口。

主要功能与优势

  • 支持 AXI4 和 AXI4-Lite
  • 支持高达 1024 位数据宽度的 AXI4-Memory Map 接口
  • 支持 AXI4-Lite 接口的 32 位数据位宽
  • 支持固定变量等待
  • 支持固定/变量延迟

资源利用率

技术支持

器件系列:

设计工具:

相关产品:

技术文档

主要资料

Default Default 标题 文件类型 日期