ERNIC

ERNIC（嵌入式 RDMA 网卡）核 IP 面向需要 RDMA over Converged Ethernet (RoCE v2) 才能通过以太网网络实现高吞吐量、低时延传输的嵌入式应用系统。最理想的使用案例是在 FPGA 中部署 ERNIC Core IP，以捕获大量传感器、视频、图像和/或数据流，并发送回主机端执行进一步处理。

ERNIC 内核包含队列管理器、响应处理器、接收器 (Rx) 数据包处理器和发射器 (Tx) 等。ERNIC 内核 IP 提供 AXI 接口，能够与各种广泛的 AMD 软硬 MAC IP 协同工作。

ERNIC 核 IP 允许同时连接运行 RoCE v2 流量的多台远程主机。

ERNIC 核 IP 方框图

将提供 ERNIC 示例设计 1，作为在 Versal 或 Ultrascale+ FPGA 中启动 ERNIC 核 IP 设计的参考。ERNIC 示例设计提供一个数据包过滤器来分离 RoCE v2 和非 RoCE v2 流量。示例设计会显示典型 RDMA 目标端的执行，其中接收器和发射器数据路径会连接至 FPGA 的 NoC、 DDR 内存控制器和可编程逻辑。也可按示例设计的一部分提供一个嵌入式 Linux 驱动程序，以便允许 FPGA 的处理系统 (PS) 启动、配置并管理 RDMA 连接。

说明 1：需要 ERNIC IP 许可。