2. IP 核
  3. UltraScale+ Device Integrated Block for PCI Express (PCIe)

UltraScale+ Device Integrated Block for PCI Express (PCIe)

概述

产品描述

AMD UltraScale+ FPGA Integrated Block for PCI Express® solution IP 是一个构建块解决方案，可用于 UltraScale+™ 器件中使用的高带宽、可扩展且可靠的串行互连。Integrated Block for PCI Express (PCIe) 解决方案支持 1 通道、2 通道、4 通道和 8 通道端点配置，并支持 Gen1 (2.5GT/s)、Gen2 (5.0GT/s) 和 Gen3（8GT/s）速度。 该解决方案支持 AXI4-Stream。

主要功能与优势

  • 符合 PCI Express Base Specification 3.1
  • PCI Express Endpoint、Legacy Endpoint或 Root Port 模式
  • x1、x2、x4、x8、x16 链接宽度
  • Gen1、Gen2、Gen3 链路速度
  • 仅 PHY 模式
  • AXI4 Streaming 与客户逻辑的接口
    • 可配置的数据路径宽度（64 位、128 位、256 位、512 位）
    • 4 个独立的 Initiator/Target、Request/Completion 流
  • 内部逻辑数据路径和数据接口的奇偶校验保护
  • 高级错误报告 (AER) 和 End-to-End CRC (ECRC)

资源利用率

技术支持

器件系列:

设计工具:

相关产品

技术文档

主要资料

Default Default 标题 文件类型 日期