产品描述
对于 4G、5G 和 DOCSIS3.1 有线电视接入等许多当前及新兴高数据速率应用， 传输可靠性是成功支撑整体系统高质量的重要因素。高性能 Soft-Decision FEC（i.e. >1Gbps)）是一个用于帮助这些系统在非理想环境下运行的主要构建块。
Soft-Decision Forward Error Correction (SD-FEC) 集成块支持低密度奇偶校验 (LDPC) 编解码和 Turbo 代码解码。所使用的 LDPC 代码可配置性高，而且所使用的特定代码可以逐个代码字地指定。
主要特性与优势
- 任何一个之间都可以进行功能配置:
- 各种客户指定准循环 (QC) 代码的 LDPC 编解码，或者
- LTE 所用代码的 Turbo 解码
- 命令的峰值吞吐量：
- 6 次迭代 1.78 Gb/s Turbo 解码
- 8 次迭代 3.03 Gb/s LDPC 解码
- 20.34 Gb/s LDPC 编码
- 可扩展的实现方案
- 一个器件，多个实例化（在 LDPC 和 Turbo 模式下，不是所有核都能同时支持）
- 高带宽 AXI4-Stream 接口
- 客户可编程 LDPC 类代码
- 与软 IP 实现方案相比，显著节省了 FPGA 资源
- 整体系统功耗降低，性能提高达 1 倍
- 针对不断演进的 5G 标准动态优化和配置参数
IP 性能和资源利用率数据
技术支持
器件系列:
设计工具:
Default
Default
标题
文件类型
日期