The TRNG-P200 generates reliable true random numbers for any FPGA, SoC, or ASIC design targeting cryptographic applications. The physical entropy source is based on multi-phase oscillators, producing a high quality RNG. The IP core passes NIST 800-22, AIS-31 PTG.2, and Diehard test suites; and implements a complete set of health tests compliant with NIST 800-90B, FIPS 140-2, and AIS-31.
面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。
系列 | 器件 | 速度等级 | 工具版本 | 硬件验证? | 片 | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
---|---|---|---|---|---|---|---|---|---|---|---|
VIRTEX-UP Family | XCVU5P | -2 | Vivado ML 2021.2 | 1077 | 4746 | 2 | 0 | 0 | 0 | 655 | |
Zynq-UP-MPSoC Family | XCZU7EV | -1 | Vivado ML 2021.2 | Y | 1117 | 4590 | 2 | 0 | 0 | 0 | 565 |
Kintex-UP Family | XCKU5P | -1 | Vivado 2018.2 | 1067 | 4596 | 2 | 0 | 0 | 0 | 565 | |
Spartan-7 Family | XC7S50 | -2 | Vivado 2018.2 | 1839 | 4591 | 2 | 0 | 0 | 0 | 270 | |
VERSAL_AI_CORE Family | XCVC1802 | -1 | Vivado ML 2021.2 | 1127 | 4239 | 2 | 0 | 0 | 0 | 255 | |
Artix-UP Family | XCAU20P | -2 | Vivado ML 2021.2 | 1078 | 4743 | 2 | 0 | 0 | 0 | 685 | |
KINTEX-7 Family | XC7K70T | -1 | Vivado 2018.2 | 1843 | 4587 | 2 | 0 | 0 | 0 | 335 | |
ARTIX-7 Family | XC7A50T | -2 | Vivado 2018.2 | 1839 | 4591 | 2 | 0 | 0 | 0 | 270 | |
VIRTEX-7X Family | XC7VX550T | -2 | Vivado 2018.2 | 1831 | 4758 | 2 | 0 | 0 | 0 | 400 | |
Zynq-7000 Family | XC7Z030 | -1 | Vivado 2018.2 | Y | 1872 | 4588 | 2 | 0 | 0 | 0 | 335 |
Zynq-7000 Family | XC7Z020 | -1 | Vivado 2018.2 | Y | 1871 | 4592 | 2 | 0 | 0 | 0 | 220 |
VIRTEX-U Family | XCVU080 | -2 | Vivado 2018.2 | 1134 | 4753 | 2 | 0 | 0 | 0 | 405 | |
KINTEX-U Family | XCKU035 | -1 | Vivado 2018.2 | 1096 | 4592 | 2 | 0 | 0 | 0 | 350 |
数据创建日期 | Mar 26, 2024 |
当前 IP 修订号 | 1.2.1280 |
当前修订日期已发布 | Feb 19, 2024 |
第一版发布日期 | Dec 11, 2019 |
Xilinx 客户成功生产项目的数量 | 5 |
可否提供参考? | Y |
可供购买的 IP 格式 | Netlist |
是否包含高级模型? | N |
提供集成测试台 | N |
是否提供代码覆盖率报告? | N |
是否提供功能覆盖率报告? | Y |
是否提供 UCF? | XDC |
商业评估板是否可用? | N |
评估板所用的 FPGA | N/A |
是否提供软件驱动程序? | Y |
驱动程序的操作系统支持 | Linux, Baremetal |
代码是否针对 Xilinx 进行优化? | Y |
标准 FPGA 优化技术 | UltraFast Design Methodology, Inference, Instantiation |
定制 FPGA 优化技术 | None |
所支持的综合软件工具及版本 | Vivado Synthesis |
是否执行静态时序分析? | Y |
AXI 接口 | AXI4-Lite, AXI4-Stream |
是否包含 IP-XACT 元数据? | Y |
是否有可用的文档验证计划? | Executable and documented plan |
测试方法 | None |
断言 | N |
收集的覆盖指标 | None |
是否执行时序验证? | Y |
可用的时序验证报告 | Y |
所支持的仿真器 | Other |
在 FPGA 上进行验证 | Y |
所使用的硬件验证平台 | Zedboard, Trenz TE0715, UltraZed |
已通过的行业标准合规测试 | N |
是否提供测试结果? | N |