2. IP 核
  3. 10G Ultra-Low Latency TCP/IP and UDP/IP Offload Engine

10G Ultra-Low Latency TCP/IP and UDP/IP Offload Engine

要求信息

产品描述

The high-performance TCP and UDP IP offload engine cores provide a fast and reliable solution for financial and networking applications. They address the data center industry's growing need for throughput and hardware acceleration and provide network protocol offload for applications such as financial data processing, reprogrammable Smart NICs, and high-performance computing.

主要特性与优势

  • Store/Forward, Cut-Through Mode
  • Configurable number of connections, up to 64 per endpoint
  • Server-side or client-side support, per connection
  • TCP congestion control via fast retransmit/recovery
  • TCP support for MSS, timestamps
  • TCP Retransmission buffer
  • Layer 2 through Layer 4 solution comprises: ARP, IPv4, ICMP, TCP, UDP

器件实现矩阵

面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。

系列 器件 速度等级 工具版本 硬件验证？ 片 LUT BRAM DSP48 CMT GTx FMAX (Mhz)
VIRTEX-U_Alveo Family VU_ALVEO -3 Vivado ML 2021.2 Y 0 24582 42 0 0 0 322

IP 质量指标

综合信息

数据创建日期 Oct 03, 2022
当前 IP 修订号 1.0
当前修订日期已发布 Sep 19, 2022
第一版发布日期 Sep 19, 2022

Xilinx 客户的生产使用情况

Xilinx 客户成功生产项目的数量 1
可否提供参考？ N

交付内容

可供购买的 IP 格式 Source Code
源代码格式 Verilog
是否包含高级模型？ N
模型格式 N/A
提供集成测试台 Y
集成测试台格式 Verilog
是否提供代码覆盖率报告？ N
是否提供功能覆盖率报告？ N
是否提供 UCF？ XDC
商业评估板是否可用？ Y
评估板所用的 FPGA Virtex UltraScale+
是否提供软件驱动程序？ Y
驱动程序的操作系统支持 Linux CentOS / RedHat

实现方案

代码是否针对 Xilinx 进行优化？ N
定制 FPGA 优化技术 None
所支持的综合软件工具及版本 Vivado Synthesis
是否执行静态时序分析？ Y
AXI 接口 AXI4-Stream
是否包含 IP-XACT 元数据？ N

验证

是否有可用的文档验证计划？ Executable and documented plan
测试方法 Directed Testing
断言 N
收集的覆盖指标 Code, Functional
是否执行时序验证？ N
可用的时序验证报告 N
所支持的仿真器 Mentor Questa; Mentor ModelSIM

硬件验证

在 FPGA 上进行验证 Y
所使用的硬件验证平台 Alveo
已通过的行业标准合规测试 N
是否提供测试结果？ N