产品描述
A ‘Dual-Role’ USB 2.0 On-The-Go IP Core that operates as both a USB 2.0 peripheral or as a USB 2.0 OTG host in a point-to-point communications with another USB device. The USB OTG IP Core is fully USB 2.0 and USB 2.0 On-The-Go Supplement compliant. A USB OTG IP Core is ideal for applications where the target device must act as a peripheral and as a host, depending the situation. It provides portable devices with a cost-effective way of conducting point-to-point communications using the USB bus. A good example is a PDA which has to be a peripheral that can sync with a host PC, but can also be a host when a peripheral, such as a keyboard or a camera, is connected to it.
主要特性与优势
- High Speed, Full Speed and Low Speed Support.
- No local memory required.
- OPB, AHD or WISHBONE Bus Interface.
- Up to 16 endpoints supported.
- USB IF Certified HS-OTG IP Core.
- UTMI L2+ OR ULPI interface available.
- SRP and HNP protocols support.
器件实现矩阵
面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。
| 系列 | 器件 | 速度等级 | 工具版本 | 硬件验证？ | 片 | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| VIRTEX-7X Family | XC7VX485T | -2 | Vivado 2018.1 | Y | 1142 | 2968 | 1 | 0 | 0 | 0 | 150 |
| KINTEX-7 Family | XC7K325T | -1 | Vivado 2018.1 | Y | 1450 | 3480 | 1 | 0 | 0 | 0 | 135 |
| Zynq-7000 Family | XC7Z045 | -2 | Vivado 2018.1 | Y | 1517 | 3508 | 1 | 0 | 0 | 0 | 145 |
| KINTEX-U Family | XCKU040 | -2 | Vivado ML 2022.1 | 0 | 3548 | 92 | 0 | 0 | 0 | 220 | |
| VIRTEX-U Family | XCVU095 | -2 | Vivado 2020.1 | 1400 | 11000 | 1 | 0 | 0 | 0 | 165 |
IP 质量指标
综合信息
| 数据创建日期 | May 12, 2023 |
| 当前 IP 修订号 | 2.8 |
| 当前修订日期已发布 | Sep 22, 2014 |
| 第一版发布日期 | Sep 26, 2005 |
Xilinx 客户的生产使用情况
| Xilinx 客户成功生产项目的数量 | 32 |
| 可否提供参考？ | N |
交付内容
| 可供购买的 IP 格式 | Source Code |
| 源代码格式 | Verilog |
| 是否包含高级模型？ | N |
| 模型格式 | Other |
| 提供集成测试台 | Y |
| 集成测试台格式 | Verilog |
| 是否提供代码覆盖率报告？ | N |
| 是否提供功能覆盖率报告？ | N |
| 是否提供 UCF？ | UCF |
| 商业评估板是否可用？ | Y |
| 评估板所用的 FPGA | Virtex UltraScale |
| 是否提供软件驱动程序？ | Y |
| 驱动程序的操作系统支持 | Standalone |
实现方案
| 代码是否针对 Xilinx 进行优化？ | N |
| 定制 FPGA 优化技术 | none |
| 所支持的综合软件工具及版本 | Vivado Synthesis / 2020.1 |
| 是否执行静态时序分析？ | N |
| AXI 接口 | AXI4-Lite |
| 是否包含 IP-XACT 元数据？ | Y |
验证
| 是否有可用的文档验证计划？ | Executable and documented plan |
| 测试方法 | Directed Testing |
| 断言 | N |
| 收集的覆盖指标 | Functional |
| 是否执行时序验证？ | N |
| 可用的时序验证报告 | N |
| 所支持的仿真器 | Cadence NC-Sim / 10.2 |
硬件验证
| 在 FPGA 上进行验证 | Y |
| 所使用的硬件验证平台 | VCU108 |
| 已通过的行业标准合规测试 | Y |
| 特定的合规测试 | OTG 2.0 Compliance |
| 测试日期 | Jun 15, 2006 |
| 是否提供测试结果？ | N |