产品描述
The SHA-256 encryption IP core is a fully compliant implementation of the Message Digest Algorithm SHA-256. It computes a 256-bit message digest for messages of up to (2**64 – 1) bits. Developed for easy reuse, the SHA-256 is available optimized for several technologies with competitive utilization and performance characteristics. Support for the AMBA bus interfaces is available as an option.
主要特性与优势
- Maximum message length up to (2**59 – 1) bits
- Throughput: 7.9 Mbits/MHz
- Deliverables include test benches, C model and test vector generator
特色技术文档
器件实现矩阵
面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。
| 系列 | 器件 | 速度等级 | 工具版本 | 硬件验证？ | 片 | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| Kintex-UP Family | XCKU11P | -1 | Vivado 2020.1 | 0 | 1008 | 0 | 0 | 0 | 0 | 400 | |
| KINTEX-U Family | XCKU085 | -1 | Vivado 2020.1 | 0 | 1050 | 0 | 0 | 0 | 0 | 300 | |
| VIRTEX-7X Family | XC7VX330T | -3 | Vivado 2015.4 | 351 | 1120 | 0 | 0 | 0 | 0 | 150 |
IP 质量指标
综合信息
| 数据创建日期 | Oct 03, 2022 |
| 当前 IP 修订号 | 1.3 |
| 当前修订日期已发布 | Oct 02, 2019 |
| 第一版发布日期 | Feb 24, 2005 |
Xilinx 客户的生产使用情况
| Xilinx 客户成功生产项目的数量 | 7 |
| 可否提供参考？ | N |
交付内容
| 可供购买的 IP 格式 | Netlist, Source Code |
| 源代码格式 | VHDL, |
| 是否包含高级模型？ | Y |
| 模型格式 | C |
| 提供集成测试台 | Y |
| 集成测试台格式 | Verilog, VHDL |
| 是否提供代码覆盖率报告？ | N |
| 是否提供功能覆盖率报告？ | N |
| 是否提供 UCF？ | UCF |
| 商业评估板是否可用？ | N |
| 评估板所用的 FPGA | N/A |
| 是否提供软件驱动程序？ | N |
实现方案
| 代码是否针对 Xilinx 进行优化？ | N |
| 定制 FPGA 优化技术 | None |
| 所支持的综合软件工具及版本 | Vivado Synthesis; Mentor Precision; Vivado Synthesis |
| 是否执行静态时序分析？ | Y |
| 是否包含 IP-XACT 元数据？ | N |
验证
| 是否有可用的文档验证计划？ | Yes, document only plan |
| 测试方法 | Directed Testing |
| 断言 | N |
| 收集的覆盖指标 | None |
| 是否执行时序验证？ | Y |
| 可用的时序验证报告 | N |
| 所支持的仿真器 | Synopsys VCS; Other; Cadence NC-Sim; Mentor ModelSIM; Mentor Questa |
硬件验证
| 在 FPGA 上进行验证 | N |
| 已通过的行业标准合规测试 | N |
| 是否提供测试结果？ | N |