NVMe Target Controller (NVMeTC)

概述

产品描述

AMD NVMe Target Controller IP 允许在 FPGA 内实现 NVMe 器件。该 IP 不仅能够与用于 PCI Express 的 AMD QDMA 子系统协同工作,而且还能向主机公开一个符合 NVMe 1.3 规范的设备视图。


主要特性与优势

本 IP 管理以下功能:

  1. 按照 NVMe 1.3 规范的定义公开和仿真 NVMe 控制器寄存器。
  2. 管理主机的提交队列 (SQ)/完成队列 (CQ) 门铃。
  3. 可在可用的 SQ 间仲裁并可编程 QDMA,获取所需的提交队列条目 (SQE)。

  1. 解析 SQE 并编程 QDMA,以获取 SGL/PRP 列表(如果适用)。
  2. 根据应用/用户逻辑的指令对 QDMA 进行编程,以便在主机和 FPGA 之间实现数据传输(满足读写需求)。

IP 性能和资源利用率数据


技术支持

技术文档

主要资料

Default Default 标题 文件类型 日期