面向 UltraScale/UltraScale+ GTH 收发器的 IBERT

概述

产品描述

面向 UltraScale/UltraScale+ 架构 GTH 收发器的可定制 LogiCORE™ IP 集成式误码率测试器 (IBERT) 核用于评估和监控 GTH 收发器。该核包括采用 FPGA 逻辑实现的模式生成器和检查器,并能够接入 GTH 收发器的端口和动态重配置端口属性。还包括了通信逻辑,可通过 JTAG 在运行时间进行设计访问。此核可用作独立或公开设计,基于客户配置。


主要功能与优势

  • 为 Vivado™ 串行 I/O 分析器功能与 IBERT 内核之间提供了通信路径。
  • 提供 UltraScale 架构 GTH 收发器 (用户可选数量)
  • 可根据所需的线速、参考时钟速率、和参考时钟源来定制每个收发器
  • 需要可源自引脚或某个使能 GTH 收发器的系统时钟

资源利用率


技术支持

技术文档

主要资料

文件类型
Clear
Results per page
  • 30
  • 60
  • 120
  • 150
Default Default 标题Arrow UpArrow Down 文件类型Arrow UpArrow Down 日期Arrow UpArrow Down
List LayoutList
Results 1-4 of 4
Document
文件类型: Data Sheets
Datasheet for the Virtex-6 FPGA Integrated Block for PCI Express. This solution supports the legacy TRN interface for the customer user interface.
Document
文件类型: Data Sheets
Data sheet for the Virtex-6 FPGA Integrated Block for PCI Express core. This solution supports the AXI4-Stream interface for the customer user interface.
Document
文件类型: User Guides
Virtex-6 FPGA Integrated Block for PCI Express User Guide
Document
文件类型: User Guides
A high-bandwidth, scalable, and reliable serial interconnect building block for use with Virtex-6 devices. Supports 1-lane, 2-lane, 4-lane, and 8-lane configurations.
Results 1-4 of 4