产品描述
面向 7 系列 FPGA GTP 收发器的可定制 LogiCORE™ IP 集成式误码率测试器 (IBERT) 核用于评估和监控 GTP 收发器。该核包括采用 FPGA 逻辑实现的模式生成器和检查器，并能够接入 GTP 收发器的端口和动态重配置端口属性。还包括了通信逻辑，可通过 JTAG 在运行时间进行设计访问。根据客户的配置及本文档中的描述，此核可以作为一个独立的或开放的设计。
主要功能与优势
- Provides a communication path between the Vivado™ serial I/O analyzer software and the IBERT core
- Provides a user-selectable number of 7 series FPGA GTP transceivers
- 可根据所需的线速、参考时钟速率、参考时钟源和数据通路宽度来定制每个收发器
- 需要能够源自引脚或某个使能 GTP 收发器的系统时钟
资源利用率
技术支持
主要资料
Default
Default
标题
文件类型
日期