Automatic Gain Control(AGC) IP Core

产品描述

The Automatic Gain Control IP core takes in camera images via the AXI4-Stream source and then automatically calculates the alpha and beta values for the input image and sets the output of the input image using the calculated alpha and beta values.


主要特性与优势

  • Calculates alpha and beta values automatically.
  • Provides the gain corrected output image.
  • Configurable parameters such as resolution.
  • Supports 24-bit RGB input and output.
  • AXI4 compatible IP core, easy to integrate on Computer Vision IP Pipeline or Camera Pipeline on VIVADO or Vitis.

特色技术文档

器件实现矩阵

面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。

系列 器件 速度等级 工具版本 硬件验证? LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-7000 Family XC7Z045 -2 Vivado 2019.1 Y 2821 7440 5 31 0 0 150

IP 质量指标

综合信息

数据创建日期 May 26, 2022
当前 IP 修订号 V1.0
当前修订日期已发布 May 05, 2022
第一版发布日期 May 05, 2022

Xilinx 客户的生产使用情况

Xilinx 客户成功生产项目的数量 0
可否提供参考? N

交付内容

可供购买的 IP 格式 Source Code
源代码格式 Verilog, VHDL
是否包含高级模型? N
提供集成测试台 N
是否提供代码覆盖率报告? Y
是否提供功能覆盖率报告? N
是否提供 UCF? N
商业评估板是否可用? Y
评估板所用的 FPGA Zynq-7000
是否提供软件驱动程序? N

实现方案

代码是否针对 Xilinx 进行优化? N
定制 FPGA 优化技术 None
所支持的综合软件工具及版本 Vivado Synthesis / 2019.1
是否执行静态时序分析? N
AXI 接口 AXI4, AXI4-Stream, AXI4-Lite
是否包含 IP-XACT 元数据? N

验证

是否有可用的文档验证计划? Executable and documented plan
测试方法 Directed Testing
断言 N
收集的覆盖指标 Code
是否执行时序验证? N
可用的时序验证报告 N
所支持的仿真器 Xilinx lSim / 2019.1

硬件验证

在 FPGA 上进行验证 Y
所使用的硬件验证平台 ZC706
已通过的行业标准合规测试 N
是否提供测试结果? N