产品描述
The Rambus PCI Express® (PCIe) 3.1 Controller is designed to achieve maximum PCIe 3.1 performance with great design flexibility and ease of integration. It is fully compatible with the PCIe 3.1/3.0 specification. The controller delivers high-bandwidth and lowlatency connectivity for demanding applications in data center, edge and graphics.
主要特性与优势
- Supports Root Port, Endpoint, Switch Port, and Dual-Mode topologies
- Advanced features enable fine tuning of power, area, throughput and latency
- Internal data path size automatically scales up or down based on link max. speed and width
- Optional QuickBoot mode allows for up to 4x faster link training
- Supports advanced RAS features
器件实现矩阵
面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。
| 系列 | 器件 | 速度等级 | 工具版本 | 硬件验证？ | 片 | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| VIRTEX-UP Family | XCVU3P | -2 | Vivado ML 2022.2 | Y | 0 | 101826 | 8 | 0 | 0 | 0 | 250 |
| KINTEX-7 Family | XC7K325T | -2 | Vivado 2017.4 | Y | 0 | 28700 | 8 | 0 | 0 | 0 | 250 |
IP 质量指标
综合信息
| 数据创建日期 | Sep 25, 2023 |
| 当前 IP 修订号 | 1.0 |
| 当前修订日期已发布 | Apr 02, 2012 |
| 第一版发布日期 | Mar 01, 2012 |
Xilinx 客户的生产使用情况
| Xilinx 客户成功生产项目的数量 | 10 |
| 可否提供参考？ | Y |
交付内容
| 可供购买的 IP 格式 | Source Code |
| 源代码格式 | Verilog |
| 是否包含高级模型？ | N |
| 提供集成测试台 | Y |
| 集成测试台格式 | Verilog |
| 是否提供代码覆盖率报告？ | N |
| 是否提供功能覆盖率报告？ | N |
| 是否提供 UCF？ | UCF |
| 商业评估板是否可用？ | N |
| 是否提供软件驱动程序？ | Y |
| 驱动程序的操作系统支持 | Linux 32/64-bit, Windows 32/64-bit |
实现方案
| 代码是否针对 Xilinx 进行优化？ | N |
| 定制 FPGA 优化技术 | None |
| 所支持的综合软件工具及版本 | Xilinx XST; Vivado Synthesis |
| 是否执行静态时序分析？ | Y |
| 是否包含 IP-XACT 元数据？ | N |
验证
| 是否有可用的文档验证计划？ | Yes, document only plan |
| 测试方法 | Both |
| 断言 | Y |
| 收集的覆盖指标 | Code |
| 是否执行时序验证？ | N |
| 可用的时序验证报告 | N |
| 所支持的仿真器 | Mentor Questa |
硬件验证
| 在 FPGA 上进行验证 | Y |
| 所使用的硬件验证平台 | KC705, VC707 |
| 已通过的行业标准合规测试 | Y |
| 特定的合规测试 | PCI SIG Compliance test |
| 测试日期 | Aug 16, 2013 |
| 是否提供测试结果？ | Y |