A USB 3.0 Device IP Core that provides high performance SuperSpeed USB connectivity in a small footprint solution for quick and easy implementation of a USB Device interface.
面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。
系列 | 器件 | 速度等级 | 工具版本 | 硬件验证? | 片 | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
---|---|---|---|---|---|---|---|---|---|---|---|
VIRTEX-7X Family | XC7VX485T | -2 | Vivado 2018.1 | Y | 1632 | 4526 | 12 | 0 | 1 | 1 | 175 |
KINTEX-7 Family | XC7K325T | -1 | Vivado 2018.1 | Y | 1546 | 4623 | 12 | 0 | 1 | 1 | 170 |
Zynq-7000 Family | XC7Z045 | -2 | Vivado 2018.1 | Y | 1484 | 4615 | 12 | 0 | 1 | 1 | 175 |
KINTEX-U Family | XCKU040 | -2 | Vivado ML 2022.1 | Y | 0 | 5768 | 16 | 0 | 0 | 0 | 238 |
VIRTEX-U Family | XCVU095 | -2 | Vivado 2020.1 | Y | 1473 | 11784 | 12 | 0 | 0 | 0 | 175 |
数据创建日期 | May 12, 2023 |
当前 IP 修订号 | 1.3 |
当前修订日期已发布 | Nov 03, 2009 |
第一版发布日期 | Nov 03, 2009 |
Xilinx 客户成功生产项目的数量 | 14 |
可否提供参考? | N |
可供购买的 IP 格式 | Source Code |
源代码格式 | Verilog |
是否包含高级模型? | N |
提供集成测试台 | Y |
集成测试台格式 | Verilog |
是否提供代码覆盖率报告? | N |
是否提供功能覆盖率报告? | N |
是否提供 UCF? | UCF |
商业评估板是否可用? | Y |
评估板所用的 FPGA | Virtex UltraScale |
是否提供软件驱动程序? | Y |
驱动程序的操作系统支持 | standalone |
代码是否针对 Xilinx 进行优化? | Y |
标准 FPGA 优化技术 | Inference, Instantiation |
定制 FPGA 优化技术 | GTX |
所支持的综合软件工具及版本 | Vivado Synthesis / 2020.2 |
是否执行静态时序分析? | Y |
AXI 接口 | AXI4 |
是否包含 IP-XACT 元数据? | Y |
是否有可用的文档验证计划? | Executable and documented plan |
测试方法 | Directed Testing |
断言 | N |
收集的覆盖指标 | Functional |
是否执行时序验证? | Y |
可用的时序验证报告 | N |
所支持的仿真器 | Cadence NC-Sim / 6.1 |
在 FPGA 上进行验证 | Y |
所使用的硬件验证平台 | HighTech Global Development board |
已通过的行业标准合规测试 | N |
特定的合规测试 | Not Yet |