AXI Bus Functional Model (BFM)

概述

截止 2016 年 12 月 1 日,将不再提供 AXI BFM。现有 AXI-BFM 许可证将在 2016.4 版本中持续有效,但在 Vivado 2016.4 版本发布之后不再提供支持。

AXI Verification IP 将于 2017 年取代 AXI BFM。有关详细信息,请联系您当地的销售代表。

产品描述

Cadence Design Systems 为 Xilinx 开发的 AXI 总线功能模型 (BFM) 支持对客户基于 AXI 设计的 IP 进行仿真。AXI BFM 支持所有版本的 AXI(AXI3、AXI4、AXI4-Lite 和 AXI4-Stream)。BFM 以加密 Verilog 模块的形式提供。BFM 工作可通过包含在 Verilog 语法文本中的一系列 Verilog 任务来控制。Verilog 任务的 API 在 AXI BFM 用户指南中有介绍。

通过自定义 RTL 设计流程,AXI BFM 可用于验证 AXI 主从的连接性和基本功能。AXI BFM 提供的示例测试台和测试可演示 AXI3、AXI4、AXI4-Lite 和 AXI4-Stream 主/从 BFM 对的功能。这些示例可作为使用 AXI3、AXI4、AXI4-Lite 和 AXI4-Stream 接口为自定义 RTL 设计创建测试的起点。可以从 CORE Generator 或独立 Web 下载访问这些示例。

此外,AXI 还可用于使用 Xilinx Platform Studio (XPS) 的嵌入式设计。AXI BFM 可作为 CIP 向导的一部分,使用 AXI BFM 解决方案创建基于 AXI 的 IP。AXI BFM 也可作为单独的 pcore 提供,其可从 XPS IP 目录访问。

没有针对 AXI BFM IP 提供评估许可证


主要特性与优势

  • 支持所有协议数据位宽及地址位宽、传输类型与响应
  • 事务处理级协议校验(突发类型、长度、大小、锁定类型、高速缓存类型)
  • 行为 Verilog 句法
  • 基于 Verilog 任务的 API
  • 在 ISE 中提供,可通过 Xilinx 生成的许可证启用
  • Verilog 和 VHDL 示例设计及测试工作台可独立提供,也可通过针对 RTL 设计的 CORE Generator 提供
  • 与 XPS 集成,即可作为一个 pcore,也可作为支持 CIP 向导的选项
  • 支持的仿真器:Aldec Riviera-PRO、Cadence Incisive 企业仿真器、ISE 仿真器、Mentor Graphics ModelSim 和 Synopsys VCS

技术支持

技术文档

主要资料

Default Default 标题 文件类型 日期