You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
会社概要
ソリューション
製品
会社概要
テクノロジ別ソリューション
アダプティブ コンピューティング
戻る
アダプティブ コンピューティング
アダプティブ コンピューティングの概要
アダプティブ コンピューティング ソリューション
アダプティブ コンピューティング製品
あらゆる開発者が利用できるアダプティブ コンピューティング
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
リソース
深層学習トレーニング vs 推論: 違い
単精度 vs. 倍精度 vs 多倍精度コンピューティング
アプリ ストア
戻る
アプリ ストア
アプリ ストア概要
Alveo データセンター アクセラレータ アプリ
Kria システム オン モジュール アプリ
アプリ ストア アカウント管理
ネットワーキング
ビデオ AI 解析
ビデオ トランスコーディング
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
業務用 A/V および放送機器
戻る
業務用 A/V および放送機器
概要
AV-over-IP の新規格に対応
Any-to-Any AV コネクティビティ
オーディオ/ビデオ コンテンツの収益化とメディア ワークフローの最適化
業務用 AV/放送向けプラットフォーム
業務用 AV、放送およびシネマ アプリケーション
高密度でチャネルあたりのコストが低い TV 変調を実現
リアルタイム UHD ビデオ処理とオーディオ DSP
コーデックで帯域幅、ストレージ、コストを削減
民生電子機器
戻る
民生電子機器
概要
AV & エンターテイメント
プリンター
ホーム & ライスタイル
データセンター
戻る
データセンター
概要
AI
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器/ビジョン
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシン ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
スマート セキュリティ
ヘルスケア/科学
戻る
ヘルスケア/医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
会社概要
ザイリンクスの製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
リソース
FPGA のプログラミング: その仕組みの紹介
消費電力と熱管理
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
テレコム アクセラレータ
リソース
アクセラレーション コンピューティングとは
システム オン モジュール (SOM)
戻る
システム オン モジュール (SOM)
SOM 概要
Kria システム オン モジュール
Kria SOM リソース
SOM とは何か ?
Kria ビジョン AI SOM で設計開始
Kria ロボティクス SOM で設計開始
Kria SOM アプリ ストア
Kria SOM フォーラム
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
FPGA メザニン カード
ボードとキットの付属品
イーサネット アダプター
戻る
イーサネット アダプター
Alveo SN1000 SmartNIC
Alveo U25N SmartNIC
Alveo X3 シリーズ アダプター
X2 シリーズ オフロード NIC
8000 シリーズ オフロード NIC
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ ビデオ解析 SDK
Vitis™ アクセラレーション ライブラリ
Vitis™ Model Composer
レガシ ツール
ソフトウェア開発リソース
開発者ハブ
ザイリンクスのアクセラレータ プログラム
開発者プログラム コミュニティ
リファレンス アプリ
ブロックチェーン開発の開発者ガイド
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® ML
IP
Vitis™ Model Composer
ハードウェア開発リソース
開発者ハブ
シリコン評価ボード
デザイン ハブ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
開発者プログラム コミュニティ
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
AI エンジン
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力と熱管理
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
戻る
アプリ ストア
アプリ ストア概要
Alveo データセンター アクセラレータ アプリ
Kria システム オン モジュール アプリ
アプリ ストア アカウント管理
品質と信頼性
AMD の製品カテゴリ
AMD プロセッサ
AMD Radeon™ グラフィックス
AMD Instinct™ アクセラレータ
ソリューション
製品
会社概要
サポートおよびサービス
サポート
戻る
サポート コミュニティ
サポート ホームページ
ナレッジ ベース
資料
サポート コミュニティ
製品の返品
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
開発者プログラム
戻る
開発者プログラム
開発者ハブ
開発者プログラムへ参加
開発者プログラム コミュニティ
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
パートナー プログラム詳細
パートナー ソリューション詳細
アクセラレータおよび開発者プログラム
お問い合わせ
戻る
お問い合わせ
セールスへ問い合わせ
日本法人について
販売代理店
コミュニティ
開発者ハブ
ニュースルーム
ウェビナー
ビデオ ポータル
顧客のサクセス ストーリー
ザイリンクス ブログ
イベント
サポート コミュニティ
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
ザイリンクスは、
AMD の一員です
プライバシーポリシー (更新済み)
サポート
デザイン ハブ
2021.2
Vivado 2021.2 - Logic Synthesis
Vivado 2021.2 - Logic Synthesis
Choose version:
2022.1
2021.1
2020.2
2020.1
2019.2
2019.1
Introduction
Date
Synthesizing the Design
09/17/2013
UG901 -
Vivado Design Suite User Guide: Synthesis
07/14/2021
Key Concepts
Date
Running Design Rule Checks (DRCs) in Vivado
03/06/2013
UG901 -
Using Block Synthesis
07/14/2021
UG1118 -
Creating and Packaging Custom IP
06/30/2021
UG901 -
Using Third-Party Synthesis Tools with Vivado IP
07/14/2021
UG901 -
Manually Setting a Bottom-Up Flow and Importing Netlists
07/14/2021
UG901 -
SystemVerilog Constructs
07/14/2021
Frequently Asked Questions (FAQ)
Date
UG901 -
Why Does a Xilinx IP Not Get Flattened Completely?
07/14/2021
UG901 -
What Is the Purpose of the "RuntimeOptimized" Option When Passed to the -directive Switch?
07/14/2021
UG901 -
What Is the Purpose of the "out_of_context" Option Used as Part of the -mode switch?
07/14/2021
UG901 -
How Do I Run Bottom-Up Synthesis Using the Vivado Synthesis Tool?
07/14/2021
AR51088 -
Does VSS Generate Block RAMs for Dual Port RAM When Both Ports Are Specified in the Same Always/Process Block?
AR55194 -
What Are Vivado Synthesis Best Practices for System Verilog?
AR55942 -
Why Are the Inputs to My EDIF/NGC Files Left Unconnected?
Additional Learning Materials
Additional Learning Materials
Videos
Date
Advanced Synthesis using Vivado
09/17/2013
Using IP with 3rd Party Synthesis Tools
10/30/2014
Vivado IP Constraints Overview
12/06/2013
Compilation Units in Vivado Synthesis
08/02/2013
User Guides
Date
UG949 -
Recommended Synthesis and Implementation Methodology
08/18/2021
UG835 -
Vivado Design Suite Tcl Command Reference Guide
10/22/2021
UG912 -
Vivado Design Suite Properties Reference Guide
09/16/2021
Training
Date
Designing FPGAs Using the Vivado Design Suite
Support Resources
Support Resources
Solution Center and Known Issues
Date
AR55265 -
Xilinx Solution Center for Vivado Synthesis
AR70644 -
2018.x Vivado Synthesis - Known Issues
Design Assistants for Vivado Synthesis
Date
AR51360 -
Help with SystemVerilog Support
AR55160 -
Help with Synthesis HDL Attribute Support
AR55182 -
Help with "synth_design" Tcl Command
AR55185 -
Help with Vivado Synthesis's Equivalent RTL/GUI/Tcl Options for XST
AR55260 -
XDC Synthesis Attributes and Timing Constraints Support
Forums
Date
Support Community
Vivado Design Suite Product Page
Design Hubs Home Page
フィードバック
閉じる