产品描述
面向 Kintex™ 7 FPGA GTX 收发器的 ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) 核是一个可定制的核，可用于评估和监控 Kintex 7 FPGA GTX 收发器的运行状况。该设计包括采用 FPGA 逻辑实现的模式生成器和检查器，并能够接入 GTX 收发器的端口和动态重配置端口 (DRP) 属性。
主要功能与优势
- 提供 ChipScope Pro Analyzer 软件和 IBERT 核之间的通信路径。
- 用户可选择数量的 Kintex 7 FPGA GTX 收发器。
- 可根据所需的线速、参考时钟速率、参考时钟源以及数据路径宽度来定制每个收发器。
- 需要可源自引脚或某个使能 GTX 收发器的系统时钟.
技术支持
主要资料
Default
Default
标题
文件类型
日期