产品描述
面向 Virtex™ 7 FPGA GTX 收发器的 ChipScope™ Pro IBERT 内核专为评估与监控 Virtex 7 FPGA GTX 收发器定制和设计。该核包括采用 FPGA 逻辑实现的模式生成器和检查器，并能够接入 GTX 收发器的端口和动态重配置端口 () 属性。还包括了通信逻辑，可通过 JTAG 在运行时间进行设计访问。根据客户的配置及本文档中的描述，此核可以作为一个独立的或开放的设计。
主要功能与优势
- 可在 ChipScope Pro 分析器软件与 IBERT 内核之间提供通信路径
- 用户可选 Virtex 7 FPGA GTX 收发器数量
- 可根据所需的线路速率、参考时钟速率、参考时钟源以及数据通路宽度定制收发器
- 需要可源自引脚或某个使能 GTX 收发器的系统时钟
技术支持
主要资料
Default
Default
标题
文件类型
日期