High-Speed Transceiver Pin Multiplexing
- 产品编号:
- EF-DI-HSTPM-WW
- EF-DI-HSTPM-RLL-WW
- EF-DI-HSTPM-VIV-RLL-WW
- 针对增值经销商提供的可重新分发有限许可证 (RLL)。查看订购页面，了解更多详情
- 许可证: Core License Agreement
产品描述
High-Speed Transceiver Pin Multiplexing (HSTPM) IP 核可通过 AMD 千兆位收发器 (GT) 为片外连接提供低时延的周期精确解决方案。对于仿真及原型设计使用案例，AMD HSTPM IP 核是一个理想的解决方案，其可增加并扩展 IO 数以及器件之间的连接。这种连接解决方案允许仿真及原型设计平台扩展，以满足不断提高性能和容量的需求。
主要功能与优势
- 32 位到 8192 位的引脚多路复用比率
- 每个四边形可选择 1 到 16 个通道（取决于四路拓扑）
- 可调线路速率（单位：Gbps）
- 0.5Gbps 至 28Gbps（GTY - 3 个器件）。
- 取决于所选线路速率的参考时钟选项。
- 可选收发器类型
- GTYE3 和 GTYE4 — 所有速度等级
- 在即将发布的版本中支持 GTHE3 和 GTHE4 -（-2 及以上速度等级）-1
- 可选择的 GT 位置
- 具有 XDC 约束的可覆盖位置
- 主信道选择，用于时钟校准与恢复。
- DRP 通用：
- 实施后线路速率变化。
- 用于链路特性描述和运行示例设计的 PCS/PMA 回路。
资源利用率
| 速率 | 多路复用比率 |
通道 | LUT | FF | BRAM | URAM | DSP |
|---|---|---|---|---|---|---|---|
| 26g |
1024 |
4 |
6383 |
12910 | 0 | 0 | 0 |