UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

存储器接口

  • 捆绑产品:
    • Vivado Design Suite
    • ISE Design Suite

产品描述

存储器接口是一款用于为 Xilinx FPGA 生成存储器控制器和接口的免费软件工具。内存接口生成未加密的 Verilog 或 VHDL 设计文件、UFC 约束文件、仿真文件以及实施脚本文件,以简化设计流程。支持的存储器接口包括:DDR3 SDRAM、DDR SDRAM、QDRII SRAM 与 DDRII SRAM、LP DDR、QDRII+ SRAM 以及 RLDRAM II。


主要特性与优势

  • 内存接口能通过图形用户界面生成未加密的 Verilog 或 VHDL 设计文件、UFC 约束文件以及仿真脚本文件,以简化存储器接口设计流程。
  • 可为 DDR3、DDR2 和 DDR SDRAM 提供存储器模块 (DIMM) 支持。
  • OS 支持
    • 64 位 / 32 位 Linux Red hat Enterprise 4.0 版
    • 64 位 XP 专业版
    • 32 位 Vista 商业版
    • 64 位 SUSE 10
    • Windows XP

技术支持

Default Default 标题 文件类型 日期
的页面