Soft Error Mitigation (SEM) 核

概述

产品描述

Soft Error Mitigation (SEM) IP 核执行面向配置内存的 SEU 检测、校正和分类。作为 SEU 检测功能的一部分,该 IP 核采用 ICAP 和 FRAME_ECC 原语来进行时钟控制,并观察 CRC 回读。为实现 SEU 校正,IP 核可执行必要的操作以找到并纠正错误。就 SEU 分类而言,该 IP 核用 AMD 基本位 (AMD Essential Bit) 技术进一步提升系统的有效性。

SEM IP 核还通过将错误插入配置内存来执行 SEU 评估。错误插入特性可提供相应方法来评估和测试 SEU 缓解和 IP 核的纠错功能,而无需通过辐射效应机构进行昂贵的测试。


主要特性与优势

  • 广泛的器件系列支持,利用先进的芯片 ECC 和 CRC
  • 自动探测、可选纠正和可选分类 SEU
  • 支持错误插入,从而可对系统的各个方面进行评估
  • 包含一个具有 UART 通信支持的实例设计

技术支持

技术文档

主要资料

Default Default 标题 文件类型 日期