块存储器生成器

简介

产品描述

Xilinx 提供了灵活的块存储器生成器内核来生成小型化高性能存储器,其运行速度高达 450 MHz。

块存储器生成器 LogiCORE™ IP 核能自动化创建资源和 Xilinx FPGA 的功率优化块存储器。 内核通过 ISE® 设计套件 CORE Generator™ 系统提供(增加参考 Vivado®),帮助用户创建块存储器功能,以满足各种不同需求。关于 Xilinx 器件架构的内置知识使其能采用专门的 FPGA 架构特性创建最小型化的高性能或低功耗解决方案。

提供迁移套件,实现到最新版内核的自动化迁移。


主要特性与优势

  • 选择本地接口、AXI 或 AXI4-Lite
  • 示例设计帮助您快速启动运行。
  • 本地接口内核
    • 生成单端口 RAM、简单的双端口 RAM、真正的双端口 RAM、单端口 ROM 或双端口 ROM
    • 性能高达 450 MHz
    • 数据宽度从 1 到 4096 位
    • 存储器宽度从 2 到 128k
    • Virtex®-7、Kintex®-7、Virtex-6、Virtex-5 和 Virtex-4 FPGA 的可变读写比
    • 资源或功耗优化选项
    • 能用预设值初始化存储器
    • Virtex-7、Kintex-7、Virtex-6、Virtex-5、Virtex-4、Spartan®-6和Spartan- 3A / XA DSP 支持独立的每字节写启用,带或不带奇偶性。
  • 本地接口内核 (Cont.)
    • 可选的每端口工作模式:WRITE_FIRST、READ_FIRST 或 NO_CHANGE
    • 支持软硬纠错(ECC)特性
  • AXI 接口内核
    • 生成双端口 RAM
    • 性能高达 300 MHz
    • 数据宽度介于 8 到 64 位之间
  • 本地接口和 AXI 内核的常见特性
    • 双端口配置的可变端口比分配
    • VHDL 和 Verilog 行为模型,为快速仿真时间进行了优化
    • 结构仿真模型选项,支持精确仿真

资源利用


技术支持

技术文档

特色技术文档

Default Default 标题 文件类型 日期