UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

FIFO Generator

简介

产品描述

LogiCORE™ IP FIFO Generator 核生成通过全面验证的先进先出(FIFO)存储器队列,特别适于需要按次序进行数据存储和检索的应用。

该内核不仅可为所有 FIFO 配置提供优化的解决方案,而且还可使用少量资源实现最高的性能(高达 500MHz)。该结构通过 Vivado® 设计套件实现,用户可定制,包括宽度、深度、状态标志、存储器类型以及读写端口长宽比等。


主要特性与优势

  • FIFO 深度可达 4,194,304 个字
  • 原生 FIFO 配置支持从 1 到 1,024 位的 FIFO 数据宽度,而 AXI FIFO 配置的该数据宽度则高达 4,096 位
  • 非对称长宽比(读写端口比可从 1:8 到 8:1)
  • 支持独立或通用时钟域
  • 可选存储器类型(Block RAM、分布式 RAM、移位寄存器或内建 FIFO)
  • 原生接口或 AXI 接口(AXI4、AXI4-Lite 或 AXI4-Stream)
  • 同步或异步复位选项
  • 支持数据包模式
  • 支持纠错 (ECC) 和注入特性,适用于特定配置
  • 支持首字直接通过 (FWFT)
  • 支持嵌入式寄存器选项,适用于基于 Block RAM 和内建 FIFO 原语的实现方案
  • 支持 — 空/满、基本空/满和可编程空/满信号

资源利用


技术支持

技术文档

特色技术文档

Filter Results
Default Default 标题 文件类型 日期
的页面