累加器

简介

产品描述

该累加器 IP 可提供 LUT 及单个 DSP48 slice 累加实现方案。该累加器模块可实现基于加法器、基于减法器以及基于加法器/减法器的动态可配置累加器,这些累加器既可通过签名数据运行,也可通过未签名数据运行。此外,该累加器模块还可生成基于加法器、基于减法器以及基于加法器/减法器的累加器,这些累加器既可通过签名数据运行,也可通过未签名数据运行。这种功能可通过单个 DSP48 slice 实现,也可通过 LUT(但目前不是两者的结合)实现。流水线适用于这两种实现方案。


主要特性与优势

  • 支持 2 到 256 位宽的架构实现输入。
  • 支持输入范围介于 2 至 36 或 48 位宽之间的 DSP48 slice 实现方案 (根据所选器件系列的不同有所变化)。
  • 可选载波输出。
  • 可最大限度提高速度性能的手动或自动时延配置。
  • 瞬时资源估算

资源利用


技术支持

技术文档

特色技术文档

Default Default 标题 文件类型 日期