UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

加法/减法器

简介

产品描述

该加法器/减法器 IP 可提供 LUT 和单个 DSP48 slice 加法/减法实现方案。该加法器/减法器模块可实现加法器 (A+B)、减法器 (A–B),以及可通过签名或未签名数据运行的动态可配置加法器/减法器。该功能能够以单个 DSP48 slice 方式实现,也能够以 LUT 方式实现。模块可以进行流水线处理。


主要特性与优势

  • 生成加法器、减法器与加法/减法器功能
  • 支持 2 的补充签名及未签名工作
  • 支持 1 到 256 位宽的架构实现输入。
  • 可使用高达 48 位宽的输出支持 DSP48 slice 实现方案 
  • 可选载波输入输出。
  • 可选时钟启用及同步清除
  • 可选旁路(响亮)功能
  • 将 B 值设为常量的选项
  • 可选流水线工作
  • 能够与 Xilinx Vivado® IP 目录、Xilinx AccelDSP™ 综合工具以及 Xilinx 系统生成器联用。

资源利用


技术支持

技术文档

特色技术文档

Filter Results
Default Default 标题 文件类型 日期
的页面