二进制计数器

简介

产品描述

Xilinx LogiCORE™ 二进制计数器 IP核提供 LUT 和单 DSP48 slice 实现方案。二进制计数器可用来创建计数器、递减计数器和递增/递减计数器,输出最多为 256 位宽。支持一个阈值信号,其经过编程可在计数器达到用户设定的数值时进入活动状态。计数上限可由用户编程设定,计数器的增量值可由用户定义。当计数器达到端点值,下一个计数为零。


主要特性与优势

  • 生成递增、递减和递增/递减计数器。
  • 支持 1 到 256 位宽的架构实现输入。
  • 支持高达 48 位的 DSP48 计数器实现方案。
  • 增加流水线技术,实现最高速性能。
  • 预测检测用于阈值和端值检测。
  • 面向架构实现方案的可选同步设置和同步初始功能
  • 可选的用户可编程阈值输出
  • 计数器增量值由用户设定
  • 用户可编程计数限制

资源利用


技术支持

技术文档

特色技术文档

Default Default 标题 文件类型 日期